

Laboratorio de Organización y Arquitectura de Computadoras

Práctica No. 2: Diseño de máquinas de estado

01 de Septiembre de 2026

Elaborado por:	Revisado por:	Autorizado por:
Ing. Diana Karen Pérez Pérez	Ing. Alejandro Misael Fragoso Alarcon	M.C.I. Jorge Alberto Solano Gálvez

Objetivo

Analizar, diseñar e implementar una máquina de estados finitos a partir de una carta ASM, identificando el funcionamiento de los flip-flops tipo D como elementos de memoria. Obtener las funciones de estado siguiente y salida mediante el llenado de memoria y mapas de Karnaugh, para posteriormente comprobar su funcionamiento utilizando la FPGA DE10-Lite.

Duración

2 Semana

Desarrollo

Parte I. Análisis y diseño de la máquina de estados.

A partir de la carta ASM proporcionada en la Figura 1:

1. Identifique los estados, entradas y salidas de la máquina.
2. Determine el número de bits necesarios para representar los estados y proponga una codificación.
3. Obtenga la tabla de transiciones, considerando el estado actual y las entradas del sistema.
4. Determine para cada combinación:
 - Estado actual.

- Entradas.
 - Estado siguiente.
 - Salidas.
5. Obtenga los mapas de Karnaugh correspondientes a cada entrada de los flip-flops tipo D y a las señales de salida.
 6. Simplifique las funciones booleanas.
 7. Dibuje el circuito resultante utilizando:
 - Flip-flop tipo D.
 - Compuertas correspondientes a la lógica de estados siguientes.
 - Lógica correspondiente a las salidas.




Figura 1: Carta ASM del sistema.

Referencias

- [1] J. Savage Carmona, G. Vázquez y N. E. Chávez Rodríguez, *Diseño de microprocesadores*. Ciudad de México, México: Facultad de Ingeniería, Universidad Nacional Autónoma de México, 2017. visitado 31 de ago. de 2026. dirección: <http://profesores.fi-b.unam.mx/luist/archivos/MicroprocesadoresSavage.pdf>