



**UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO**  
**FACULTAD DE INGENIERÍA**  
**INGENIERÍA EN COMPUTACIÓN**

**Laboratorio de Organización y Arquitectura de Computadoras**

**Reporte - Diseño de Máquinas de Estado**

**INTEGRANTES EQUIPO 8:**

- Saldaña Navarrete Andrea - *Grupo Teoria: 1*
- Tepal Briseño Hansel Yael - *Grupo Teoria: 1*
- Ugartechea González Luis Antonio - *Grupo Teoria: 1*

**NOMBRE DEL PROFESOR:** Ing. Diana Karen Pérez Pérez

**GRUPO:** 06

**SEMESTRE:** 2027-1

**FECHA DE ENTREGA:** 10 de septiembre del 2026

## Objetivo

Analizar, diseñar e implementar una máquina de estados finitos a partir de una carta ASM, identificando el funcionamiento de los flip-flops tipo D como elementos de memoria. Obtener las funciones de estado siguiente y salida mediante el llenado de memoria y mapas de Karnaugh, para posteriormente comprobar su funcionamiento utilizando la FPGA DE10-Lite.

## Introducción

## Desarrollo

### Parte I. Análisis y diseño de la máquina de estados

A partir de la carta ASM proporcionada en la Figura 1:




Figure 1: Carta ASM.

Realizar lo siguiente:

### 1. Identifique los estados, entradas y salidas de la máquina.

- **Estados:** El sistema cuenta con 4 estados definidos en los rectángulos: EST0, EST1, EST2 y EST3.
- **Entradas:** Son dos entradas:  $X$  e  $Y$ .
- **Salidas:** Dentro de los bloques de estado se activan las señales  $S_1$  y  $S_0$ .
  - En EST0: Se activa  $S_1$ .
  - En EST1: Se activa  $S_0$ .
  - En EST2: No hay salidas activas.
  - En EST3: Se activan  $S_1$  y  $S_0$ .

### 2. Determine el número de bits necesarios para representar los estados y proponga una codificación.

Dado que se tienen 4 estados, se calcula el número de bits  $n$  necesarios usando  $2^n \geq 4$ , resultando en  $n = 2$  bits. Se utilizarán dos variables de estado ( $E_1$  y  $E_0$ ) que corresponden a dos Flip-Flops tipo D. La codificación binaria propuesta es:

- EST0 = 00
- EST1 = 01
- EST2 = 10
- EST3 = 11

### 3. Obtenga la tabla de transiciones, considerando el estado actual y las entradas del sistema.

A partir de la carta ASM, la tabla de transiciones muestra el estado siguiente ( $Q_1(t+1)Q_0(t+1)$ ) en función del estado actual ( $E_1(t)E_0(t)$ ) y las combinaciones de las entradas  $X$  e  $Y$ :

| Estado Actual<br>$E_1E_0$ | Entradas $XY$ |    |    |    |
|---------------------------|---------------|----|----|----|
|                           | 00            | 01 | 11 | 10 |
| 00 (EST0)                 | 11            | 11 | 01 | 00 |
| 01 (EST1)                 | 01            | 11 | 10 | 01 |
| 10 (EST2)                 | 11            | 11 | 11 | 11 |
| 11 (EST3)                 | 00            | 00 | 00 | 00 |

Table 1: Tabla de transiciones.

4. Determine para cada combinación: Estado actual, Entradas, Estado siguiente, Salidas.

Los incisos 3 y 4 se resuelven de manera conjunta en la siguiente tabla de verdad general y más completa de la máquina de estados:

| Estado Actual |          | Entradas |     | Estado Siguiente |            | Salidas |       |
|---------------|----------|----------|-----|------------------|------------|---------|-------|
| $E_1(t)$      | $E_0(t)$ | $X$      | $Y$ | $Q_1(t+1)$       | $Q_0(t+1)$ | $S_1$   | $S_0$ |
| 0             | 0        | 0        | 0   | 0                | 0          | 1       | 0     |
| 0             | 0        | 0        | 1   | 0                | 0          | 1       | 0     |
| 0             | 0        | 1        | 0   | 0                | 0          | 1       | 0     |
| 0             | 0        | 1        | 1   | 0                | 1          | 1       | 0     |
| 0             | 1        | 0        | 0   | 0                | 1          | 0       | 1     |
| 0             | 1        | 0        | 1   | 0                | 1          | 0       | 1     |
| 0             | 1        | 1        | 0   | 0                | 1          | 0       | 1     |
| 0             | 1        | 1        | 1   | 1                | 0          | 0       | 1     |
| 1             | 0        | 0        | 0   | 1                | 1          | 0       | 0     |
| 1             | 0        | 0        | 1   | 1                | 1          | 0       | 0     |
| 1             | 0        | 1        | 0   | 1                | 1          | 0       | 0     |
| 1             | 0        | 1        | 1   | 1                | 1          | 0       | 0     |
| 1             | 1        | 0        | 0   | 0                | 0          | 1       | 1     |
| 1             | 1        | 0        | 1   | 0                | 0          | 1       | 1     |
| 1             | 1        | 1        | 0   | 0                | 0          | 1       | 1     |
| 1             | 1        | 1        | 1   | 0                | 0          | 1       | 1     |

Table 2: Tabla de transiciones y salidas de la máquina de estados.

5. Obtenga los mapas de Karnaugh correspondientes a cada entrada de los flip-flops tipo D y a las señales de salida.

| $E_1E_0 \backslash XY$ | 00 | 01 | 11 | 10 |
|------------------------|----|----|----|----|
| 00                     | 0  | 0  | 1  | 0  |
| 01                     | 1  | 1  | 0  | 1  |
| 11                     | 0  | 0  | 0  | 0  |
| 10                     | 1  | 1  | 1  | 1  |

Table 3: Mapa de Karnaugh para  $Q_1(t+1)$ .

| $E_1E_0 \backslash XY$ | 00 | 01 | 11 | 10 |
|------------------------|----|----|----|----|
| 00                     | 0  | 0  | 0  | 0  |
| 01                     | 0  | 0  | 1  | 0  |
| 11                     | 0  | 0  | 0  | 0  |
| 10                     | 1  | 1  | 1  | 1  |

Table 4: Mapa de Karnaugh para  $Q_0(t+1)$ .

| $E_1E_0 \backslash XY$ | 00 | 01 | 11 | 10 |
|------------------------|----|----|----|----|
| 00                     | 1  | 1  | 1  | 1  |
| 01                     | 0  | 0  | 0  | 0  |
| 11                     | 1  | 1  | 1  | 1  |
| 10                     | 0  | 0  | 0  | 0  |

Table 5: Mapa de Karnaugh para  $S_1$ .

| $E_1E_0 \backslash XY$ | 00 | 01 | 11 | 10 |
|------------------------|----|----|----|----|
| 00                     | 0  | 0  | 0  | 0  |
| 01                     | 1  | 1  | 1  | 1  |
| 11                     | 1  | 1  | 1  | 1  |
| 10                     | 0  | 0  | 0  | 0  |

Table 6: Mapa de Karnaugh para  $S_0$ .

## 6. Simplifique las funciones booleanas.

De los mapas de Karnaugh anteriores se deducen las siguientes expresiones booleanas simplificadas (suma de productos):

$$Q_1(t+1) = E_1\overline{E_0} + \overline{E_1}E_0\overline{X} + \overline{E_1}E_0\overline{Y} + \overline{E_0}XY$$

$$Q_0(t+1) = E_1\overline{E_0} + \overline{E_1}E_0XY$$

$$S_1 = \overline{E_1}\overline{E_0} + E_1E_0$$

$$S_0 = E_0$$

7. Dibuje el circuito resultante utilizando: Flip-flop tipo D, compuertas y lógica.




Figure 2: Circuito lógico en quartus.

## Parte II. Implementación en Quartus y FPGA DE10-Lite.

### 1. Implementación en Block Diagram/Schematic File

Se implementó el mismo circuito mostrado en la figura 2 en el software Quartus, utilizando un archivo de diagrama de bloques/esquemático. Se utilizaron Flip-Flops tipo D y compuertas lógicas para representar las funciones booleanas obtenidas previamente. A continuación se muestra la compilación y programación del circuito en la FPGA DE10-Lite.




Figure 3: Compilación del circuito en Quartus.




Figure 4: Programación del circuito en la FPGA DE10-Lite.

## Análisis de Resultados

Se logra apreciar que en la simulación con las pruebas correspondientes del estado ...

## Conclusiones

### 1 Bibliografía

- [1] Esquivel Martinez H. (2021, Noviembre 28). *SISTEMAS MULTIBASE DE DATOS* [Online]. Disponible en:  
<https://sistemasmultibasededatos.blogspot.com/>