

Laboratorio de Organización y Arquitectura de Computadoras

Práctica No. 2: Diseño de máquinas de estado

01 de Septiembre de 2026

Elaborado por:	Revisado por:	Autorizado por:
Ing. Diana Karen Pérez Pérez	Ing. Alejandro Misael Fragoso Alarcon	M.C.I. Jorge Alberto Solano Gálvez

Objetivo

Analizar, diseñar e implementar una máquina de estados finitos a partir de una carta ASM, identificando el funcionamiento de los flip-flops tipo D como elementos de memoria. Obtener las funciones de estado siguiente y salida mediante el llenado de memoria y mapas de Karnaugh, para posteriormente comprobar su funcionamiento utilizando la FPGA DE10-Lite.

Duración

2 Semana

Desarrollo

Parte II. Implementación en Quartus y FPGA DE10-Lite.

Utilizando los resultados obtenidos en la Parte I:

1. Cree un proyecto en Quartus para la FPGA utilizada en la tarjeta DE10-Lite.
2. Elabore el diagrama de lógico correspondiente a la máquina de estados utilizando el archivo `div.frec.vhd`.
3. Implemente la máquina mediante VHDL.
4. Asigne las entradas y salidas del diseño a los recursos físicos de la DE10-Lite: entradas, salidas e interrupciones.
5. Compile el proyecto y corrija los posibles errores.

6. Programe la FPGA DE10-Lite.
7. Compruebe experimentalmente las transiciones indicadas en la carta ASM.
8. Compare el comportamiento obtenido en la FPGA con el llenado de memoria realizado en la Parte I.

Referencias

- [1] J. Savage Carmona, G. Vázquez y N. E. Chávez Rodríguez, *Diseño de microprocesadores*. Ciudad de México, México: Facultad de Ingeniería, Universidad Nacional Autónoma de México, 2017. visitado 31 de ago. de 2026. dirección: <http://profesores.fi-b.unam.mx/luist/archivos/MicroprocesadoresSavage.pdf>