


Universidade de Brasília

Departamento de Ciência da Computação

Aula 15 Implementação RISC-V Multiciclo – Unidade de Controle



Caminho de Dados Multiciclo





Resumo Controle Multiciclo

Etapa	Tipo-R	Acesso à Memória	Desvios Condicionais	Desvios Incondicionais			
Busca da Instrução	IR<=Mem[PC] PCback<=PC PC<=PC+4						
Decodificação, Leitura dos registradores	A<=Reg[IR[19:15]] B<=Reg[IR[24:20]] SaidaULA<=PC+imm<<1						
Execução, cálculo do endereço	SaidaULA<=A op B	SaidaULA<=A+imm	Se (A==B) PC<=SaidaULA	Reg[IR[11:7]]<=PC+4 PC<=SaidaULA			
Acesso à memória, conclusão tipo-R	Reg[IR[11:7]]<=SaidaULA Load: MDR<=Mem[SaidaULA] Store: Mem[SaidaULA]<=B						
Conclusão Iw		Load: Reg[IR[11:7]]<=MDR					



Projeto do Controle Multiciclo

- Controle feito em uma série de etapas
- Técnicas de Implementação:
 - Máquinas de Estado Finito
 - Microprogramação (usado nos processadores CISC)


Representação Inicial	Diagrama de es finitos	tados	Micro	programa
Controle de Sequenciação	Função de prós estado explíc			de programa ROM
Representação Lógica	Equações Lóg		Tabela	s Verdade
Técnica de Implementação	PLA		F	+ ROM



Máquina de Estados Finitos - MEF

- Diagrama de Estados
- Cada nó do diagrama representa um estado
- A transição entre estados é indicada por arcos
- As condições de disparo de uma transição são associadas aos arcos
- Cada estado corresponde a um ciclo de relógio

State Transition Diagram






MEF do Controle do RISC-V Multiciclo

Análise do controle para toda a ISA implementada:

- 1) Busca da Instrução
- 2) Decodificação
- 3) Execução
- Acesso à Memória e Conclusão Tipo-R
- 5) Conclusão LW



louD=0

LeMem

EscreveIR

OrigAULA=0


OrigBULA=01 ALUOp=00 OrigPC=0

EscrevePC



OrigAULA=0 OrigBULA=11 ALUOp=00

Opcod='jal'




	OrigAULA=1 OrigBULA=10 ALUOp=00 3 louD=1 LeMem	OrigAULA=1 OrigBULA=00 ALUOp=10 Toloub=1 EscreveMem	OrigAULA=1 OrigBULA=00 ALUOp=01 OrigPC=1 EscrevePCCond	OrigPC=1 EscrevePC Mem2Reg=01 EscreveReg
nais	EscreveReg			

Etapa	Tipo-R	Acesso à Memória	Desvios Condicionais	Desvios Incondicionais			
Busca da Instrução	IR<=Mem[PC] PCback<=PC PC<=PC+4						
Decodificação, Leitura dos registradores	A<=Reg[IR[19:15]] B<=Reg[IR[24:20]] SaidaULA<=PC+imm<<1						
Execução, cálculo do endereço	SaidaULA<=A op B	SaidaULA<=A+imm	Se (A==B) PC<=SaidaULA	Reg[IR[11:7]]<=PC+4 PC<=SaidaULA			
Acesso à memória, conclusão tipo-R	Reg[IR[11:7]]<=SaidaULA	Load: MDR<=Mem[SaidaULA] Store: Mem[SaidaULA]<=B					
Conclusão lw		Load: Reg[IR[11:7]]<=MDR					



Máquinas de Estados Finitos - Implementação


- Conjunto de estados
- Função de próximo estado: Determinada pelo estado atual e entrada
- Saída: Determinada pelo estado atual (Moore) e possivelmente pela entrada (Mealy)






Controle do RISC-V com MEF

- estrutura da máquina de estados:
 - lógica de saída
 - lógica de transição
 - registrador de estado
 - entradas externas (código da instrução)








Controle com MEF

- Implementação com ROM
 - Simples!
- Tamanho da memória
 - 11 bits endereço:2048 posições de memória
 - 18 bits de dados

Logo ROM de 36kibits

Quantas posições de memória são realmente utilizadas?

Porém, ineficiente





Exemplo do projeto lógico para cada saída na forma soma de produtos

EscrevePC: Acionado nos estados 0 ou 9

S3	S2	S1	S0
0	0	0	0
1	0	0	1

EscrevePC =
$$\overline{s_3}$$
. $\overline{s_2}$. $\overline{s_1}$. $\overline{s_0}$ + s_3 . $\overline{s_2}$. $\overline{s_1}$. s_0

NS₀: Acionado nos estados 0, 2, 6 ou 1(caso opcode=jal)

Op6	Op5	Op4	Ор3	Op2	Op1	Op0	S3	S2	S1	S0
X	X	X	X	X	X	X	0	0	0	0
X	X	X	X	X	X	X	0	0	1	0
X	X	X	X	X	X	X	0	1	1	0
1	1	0	1	1	1	1	0	0	0	1

$$NS_0 = \bar{s_3}.\bar{s_2}.\bar{s_1}.\bar{s_0} + \bar{s_3}.\bar{s_2}.s_1\bar{s_0} + \bar{s_3}.s_2.s_1\bar{s_0} + Op_6.Op_5.\overline{Op_4}.Op_3.Op_2.Op_1.Op_0.\bar{s_3}.\bar{s_2}.\bar{s_1}.s_0$$



Controle com MEF


Implementação com PLA (Programmable Logic Array)

Mais eficiente:

- Pode compartilhar termos de produtos
- Apenas entradas que possuem saídas ativas
- □ Pode considerar *don't cares*

Tamanho=(Entradas×N.Prod.)+(Saidas×N.Prod)
Tamanho: (11×17)+(19×17)=510 células

Obs.: Precisa refazer a colocação das bolinhas!!!





Microprogramação

Problemas da MEF:

- O projeto da parte de controle através de diagramas de transição de estados pode rapidamente se tornar inviável se o número de estados for muito grande
- MEF's de processadores complexos (x86 e x64) podem ter milhares de estados

Uma alternativa para projeto é seguir um processo semelhante à programação




Microprogramação

- Uma microinstrução é definida pelos valores dos sinais de controle que atuam na unidade operativa durante um estado da MEF (ESTADO)
- A execução de uma instrução do processador pode então ser realizada através de uma sequência de microinstruções (TRANSIÇÕES)
- O conjunto de microinstruções que implementa o controle de um processador é chamado de microprograma (DIAGRAMA DE ESTADOS)



Estrutura do Sequenciador

Unidade de Controle





Microprograma


- O sequenciamento das microinstruções é realizado de forma similar a de um programa normal
 - microinstruções são usualmente executadas em sequência → correspondem aos caminhos no diagrama de estados.
 - em alguns casos, a sequência a ser seguida depende de informações externas (código da instrução, flags, exceções, interrupções). Nestes casos, são necessários mecanismos de desvio.



Sequenciamento para o subset do RISC-V

ROM de despacho 1							
Opcode	Instrução	Saída					
0110011	0110						
1101111	jal	1001					
1100011	beq	1000					
0000011	lw	0010					
0100011	SW	0010					


ROM de despacho 2							
Opcode Instrução Saída							
0000011	lw	0011					
0100011	SW	0101					



Número do Estado	Ação	CtrlEnd
0	Incrementa	3
1	ROM de despacho 1	1
2	ROM de despacho 2	2
3	Incrementa	3
4	Volta ao início	0
5	Volta ao início	0
6	Incrementa	3
7	Volta ao início	0
8	Volta ao início	0
9	Volta ao início	0



Unidade de Controle





Formato da Microinstrução

- A microinstrução é dividida em campos que atuam sobre conjuntos de elementos da unidade operativa
- Os campos são escolhidos de acordo com sua finalidade.
 O controle da ULA, por exemplo, é associado a um campo
- O microprograma é usualmente implementado em ROM, PLA, EEPROM, FLASH, etc., onde cada microinstrução tem seu próprio endereço



Função dos campos das Microinstruções

Nome do Campo	Função do Campo
Ctrl da ULA	Especifica a operação da ULA no ciclo de <i>clock</i> . Resultado é sempre escrito no registrador SaidaULA
Origem 1	Especifica o primeiro operando da ULA
Origem 2	Especifica o segundo operando da ULA
Ctrl Banco Regs	Especifica leitura ou escrita no Banco de Registradores, e a origem do valor de escrita
Memória	Especifica leitura ou escrita na Memória.
Ctrl escrita PC	Especifica a origem do PC
Sequenciação	Especifica com atingir a próxima microinstrução



MicroISA

Nome do Campo	Valor	Sinais Ativos	Comentário		
	Add	ALUOp=00	ULA faz uma soma		
Ctrl ULA	Sub	ALUOp=01	ULA faz uma subtração		
	Funct	ALUOp=10	O campo funct define a operação		
Orig1	PC	OrigAULA=0	Primeiro operando é o registrador PC		
	Α	OrigAULA=1	Primeiro operando vem do Banco de Registradores		
	В	OrigBULA=00	Segundo operando vem do Banco de Registradores		
Origo	4	OrigBULA=01	Segundo operando é o valor 4		
Orig2	Imm	OrigBULA=10	Segundo operando vem da unidade Geração de Imediato		
	ShiftImm	OrigBULA=11	Segundo operando é o imediato deslocado 1 bit (x2)		
	Read		Le os dois registradores definidos nos campos rs1 e rs2		
Ctrl BR	WriteULA	Mem2Reg=0 EscreveReg=1	Escreve em rd o valor calculado pela ULA		
	WriteMem	Mem2Reg=1 EscreveReg=1	Escreve em rd o valor lido da Memória		
	ReadInstr	louD=0 LeMem=1 EscreveIR=1	Lê uma instrução da memória		
Ctrl Mem	ReadData	IouD=1 LeMem=1	Lê um dado da memória		
	WriteData	IouD=1 EscreveMem	Escreve um dado na memória		
	PC+4	OrigPC=0 EscrevePC=1	Escreve PC+4 no PC		
Ctrl PC	BranchAddress	OrigPC=1 EscrevePCCond=1	Desvio condicional		
	JumpAddress	OrigPC=1 EscrevePC=1	Desvio incondicional		
	Incr	CtrlEnd=11	Incrementa o estado atual		
Seq	Fetch	CtrEnd=00	Volta ao início		
Seq	Disp1	CtrlEnd=01	Usa a ROM de despacho1		
	Disp2	CtrlEnd=10	Usa a ROM de despacho 2		



Microprograma para a Unidade de Controle RISC-V

Label	Ctrl ULA	Orig1	Orig2	Ctrl BR	Mem	Ctrl PC	Seq	Endereço	microcódigo
Fetch:	Add	PC	4		ReadInstr	PC+4	Incr	0x00	0000101000101011
	Add	PC	ShiftImm	Read			Disp1	0x01	
Mem1:	Add	Α	lmm				Disp2	0x02	
Lw2:					ReadData		Incr	0x03	
				WriteMem			Fetch	0x04	
Sw2:					WriteData		Fetch	0x05	
R-Type1:	Funct	Α	В				Incr	0x06	
				WriteALU			Fetch	0x07	
Beq1:	Sub	Α	В			BranchAddress	Fetch	0x08	
Jal1:						JumpAddress	Fetch	0x09	

ROM de despacho 1	
Endereço	Conteúdo
0110011	0110
1101111	1001
1100011	1000
0000011	0010
0100011	0010

ROM de despacho 2	
Endereço	Conteúdo
0000011	0011
0100011	0101

Obs.: O microcódigo depende da posição dos sinais nos campos!



Exercício

- Considerando o workload do compilador gcc, qual a CPI média do RISC-V multiciclo implementado?
 - Load: 22% (5 ciclos)
 - Store: 11% (4 ciclos)
 - Operações logico-aritméticas: 49% (4 ciclos)
 - Desvios Condicionais: 16% (3 ciclos)
 - Desvios Incondicionais: 2% (3 ciclos)

$$CPI = 0.22 \times 5 + 0.11 \times 4 + 0.49 \times 4 + 0.16 \times 3 + 0.02 \times 3 = 4.04$$