## 4

#P

年级

/w:

## 安徽大学 2009—2010 学年第二学期

## 《数字电子技术》考试试卷(A卷) (闭卷 时间120分钟)

题 号	-	11	11	四	五	总分
得 分						
阅卷人						

一、	填空题(每空1分,共15分)	得 分		
1、	十进制数 73.75 的二进制数为1001_001, 8421BCD 码	为_01	110011,	1
011	10101			
2、	当 TTL 与非门的输入端悬空时相当于输入为电平。			
3、	在数字电路中,不论哪一种逻辑门电路,其中的关键器件是 MOS 管或	вјт,	它们均可	IJ
以作	作为器件。			
4、	时序逻辑电路在 CP 脉冲作用下,由无效状态自动回到有效序列	称为	电路具态	有
	————。 <b>TTL</b> 反相器的输入级由 <b>BJT</b> 构成,输出级采用推拉式结构, ————————————————————————————————————	其目的	的是为 [	1
6、	当七段显示译码器的输出为高电平有效时,应选用共极数码管。			
7、	用 4 个触发器可以存储位二进制数。			
8、	如果对键盘上 108 个符号进行二进制编码,则至少要位二进制数	好码。		
9、	时序逻辑电路分为同步时序和两大类。			
10、	几个集电极开路与非门(OC门)输出端直接相连,配加负载电阻后实	现	功能	. 0
11、	表达式 $F = A\overline{B}C + B\overline{C}$ 能否产生竞争冒险 (可能/不可能)。			
12、	表达式 $F = \overline{AB + C}$ ,用与非门实现的表达式是。			
13、	一个四位串行数据,输入四位移位寄存器,时钟脉冲频率为1kHz,约	经过		
	ms 可转换为 4 位并行数据输出。			

14、多谐振荡器有\_\_\_\_\_个稳定状态。

二、单选题(每题1分,计10分) 得分
1、D电路在任何时刻只能有一个输出端有效。
(A) 二进制译码器 (B) 二进制编码器 (C) 七段显示译码器 (D) 十进制计数器
2、对 CMOS 与非门电路, 其多余输入端正确的处理方法是D。
A、通过大电阻接地 (>1.5KΩ) B、悬空
$C$ 、通过小电阻接地(<1K $\Omega$ ) D、通过电阻接 $V_{cc}$
3、基本 RS 锁存器如图 1 所示,为使锁存器处于"置 1"状态,其 SR 应为_B
(A) SR=00 (B) SR=01 (C) SR=10 (D) SR=11
r $r$ $q$ $r$ $q$ $q$ $q$
图 1
4、为了将正弦信号转换成与之频率相同的脉冲信号,可采用D_。
A、多谐振荡器 B、移位寄存器 C、单稳态触发器 D、施密特触发器
5、要将方波脉冲的周期扩展 10 倍,可采用A。
A、10 级施密特触发器 B、10 位二进制计数器 C、十进制计数器
D、单稳态触发器
6、实现 8421BCD 转换为余 3 码的最简单方法是B_。
A、8-3 编码器 B、4 位二进制加法器 C、4 位二进制数据比较器
D、4-1 数据选择器
7、理想数字系统的综合指标为 $DP=t_{pd}P_{D}$ ,该值越小,表明其C_。
A、功耗越小 B、速度越低 C、愈远离理想情况 D 愈接近理想情况


- A、也能用于 OC 门 B、用作电平转换时应该用 $V_{DD} V_{IH (min)}$  作为 $R_p$  的电压
- C、 $I_{IH(total)}$  是负载门输入电流之和 D、 $R_p$  取值愈接近 $R_{P(min)}$ ,电路功耗愈小
- 9、关于逻辑门信号的低电平有效概念,下列叙述中正确的一项是 D。
- A、低电平有效信号要求内部控制电路一定有"非或"运算
- B、低电平有效对于减少干扰没有益处
- C、低电平有效概念只能是指输入信号, 同输出信号无关
- D、一般集成电路的管脚图,引脚处有个小圆圈或者引脚字符定义上有一道小横线都代表 低电平有效的含义
- 10、以下电路中常用于总线应用的有\_\_\_\_\_A\_\_。

- A、三态门 B、OC 门 C、CMOS 传输门 D、CMOS 与非门

得 分

- 三、计算题(第一小题 5 分,第二小题 10 分,共 15 分)
- 1、用代数法化简逻辑表达式  $F = A\overline{B}CD + AB\overline{C}D + A\overline{B} + A\overline{D} + A\overline{B}C$ 解:
- 2、图 2 为用 555 定时器构成的施密特触发器。求: 当  $V_{DD}=15V$  时, $U_+$ 、 $U_-$ 、及  $\Delta U$  各 为多少?


解:




装 製 2

## 四、分析题(第一题5分,第二题5分,第三题20分,共30分)

1、电路如图 3 所示,请画出在输入信号作用下,对应的输出 Q1 的波形。(设触发器均为 边沿触发器,且初态为 0)(5 分)







2、给出图 4 所示的最简逻辑表达式。

解:

⇆



**3、**电路如图 5 所示。设  $Q_1Q_0$  的初态为 00,(1)写出各触发器驱动方程以及输出方程;(2)写出触发器特性方程;(3)导出电路的状态表;(4)画出电路状态图;(5)设 X=0,画出时序图;(6)说明电路是否可以自启动。



第4 共 9页


解:

五、设计题(每小题15分,共30分)

得 分

1、某公司有 A、B、C 三个股东,分别占有 50%、30%和 20%的股份,设计一个三输入三输出的多数表决器,用于记录按照股份大小决定的输出表决结果:赞成、平局和否决,分别用 F1、F2 和 F3 表示(股东投赞成票和输出表决结果均用 1 表示)。(1)进行逻辑抽象;(2)

列真值表;(3)作卡诺图;(4)给出最简与或表达式;(5)给出用74HC138实现的逻辑图。解:




- 2、有两片 74LVC161 集成计数器,其功能表如表 1 所示。
- (1) 用反馈清零法构成同步 128 进制计数器。(2) 用反馈置数法(TC 译码) 构成同步 128 进制计数器。请给出状态变换和译码的设计过程并画逻辑图。


表 1: 74LVC161 逻辑功能表

输入										输 出				
清零	预置	使	能	时钟	Ħ	置数	据输	计 数				进位		
		CEP	CET	<b>CP</b>	$D_3$	$D_2$	$D_1$	$D_0$	$Q_3$	$Q_2$	$Q_1$	$Q_0$	TC	
L	×	×	×	×	×	×	×	×	L	$\mathbf{L}$	$\mathbf{L}$	$\mathbf{L}$	L	
н	L	×	×	t	$D_3$	$D_2$	$D_1$	$D_0$	$D_3$	$D_2$	$D_1$	$D_0$	*	
н	H	L	×	×	×	×	×	×		保	持		*	
н	H	×	$\mathbf{L}$	×	×	×	×	×		保	持		*	
н	н	н	н	t	×	×	×	×		计	数		*	


其中, $Tc = CET \bullet Q_3Q_2Q_1Q_0$ 

解: (1)





(2)






表 2 74HC138 集成译码器功能表

		输	入						输	出			
<i>E</i> <sub>3</sub>	$\overline{E}_2$	$\overline{E}_1$	$A_2$	$A_1$	A0	$\overline{Y}_0$	$\overline{Y_1}$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_{6}$	$\overline{Y}_7$
×	Н	×	×	×	×	Н	Н	Н	Н	Н	Н	Н	Н
×	×	Н	×	×	×	н	$\mathbf{H}$	$\mathbf{H}$	H	H	H	$\mathbf{H}$	H
L	X	×	×	×	×	н	$\mathbf{H}$	$\mathbf{H}$	$\mathbf{H}$	H	$\mathbf{H}$	$\mathbf{H}$	H
н	L	L	L	L	L	L	$\mathbf{H}$	$\mathbf{H}$	$\mathbf{H}$	H	$\mathbf{H}$	$\mathbf{H}$	Н
н	L	L	L	L	H	н	L	$\mathbf{H}$	$\mathbf{H}$	H	$\mathbf{H}$	$\mathbf{H}$	н
н	L	L	L	$\mathbf{H}$	L	н	$\mathbf{H}$	L	$\mathbf{H}$	H	$\mathbf{H}$	$\mathbf{H}$	н
н	L	L	L	$\mathbf{H}$	H	н	$\mathbf{H}$	$\mathbf{H}$	L	H	$\mathbf{H}$	$\mathbf{H}$	н
н	L	L	н	L	L	н	$\mathbf{H}$	$\mathbf{H}$	H	L	$\mathbf{H}$	$\mathbf{H}$	н
н	L	L	н	L	H	н	$\mathbf{H}$	H	H	H	L	H	н
н	L	L	н	$\mathbf{H}$	L	н	$\mathbf{H}$	$\mathbf{H}$	H	H	$\mathbf{H}$	L	н
н	L	L	Н	H	H	Н	H	H	H	H	H	H	L