

数字电子技术

----复习大纲

- 一、逻辑代数基础
- 二、门电路
- 三、组合逻辑电路
- 四、触发器
- 五、时序逻辑电路
- 六、半导体存储器
- 七、数字系统的分析与设计
- 八、可编程逻辑器件
- 九、脉冲波形的产生与整形
- 十、数-模和模-数转换



一、逻辑代数基础


- ▶ 掌握逻辑代数的三种基本运算、五种复合运算(逻辑定义、表达式、真值表、逻辑符号、混合逻辑)
- > 掌握逻辑代数的公式、定理和规则
- 》 掌握逻辑函数的几种表示方法及其相互转换,包括真值表、逻辑表达 式、逻辑图、最小项表达式、卡诺图
- ▶熟练掌握逻辑函数的两种化简方法(代数法、卡诺图法)
- ▶ 掌握用与非门、或非门、与或非门实现逻辑函数的方法



二、门电路

- ightharpoonup了解TTL门电路(反相器)的电路结构、工作原理及有关特性(输入特性、输出特性、电压传输特性、输入负载特性)和参数(U_{OH} 、 U_{OL} 、 U_{TH} 、 I_{IS} 、 I_{IH})
- ➤ 了解CMOS门电路(反相器)的电路结构、工作原理及有关特性(输入特性、输出特性、电压传输特性、输入负载特性)和参数(U_{OH}、U_{OL}、U_{TH}、I_{IS}、I_{IH})
- ▶ 掌握几种特殊结构的门电路的电路结构、工作原理及其应用(OC门、TSL门、TG门、模拟开关)


例:根据逻辑图写出表达式(图中是TTL电路)。



合作追取求實創新



例:根据逻辑图写出表达式。



解:

$$F_3 = \overline{C} \bullet B + C \bullet A$$



三、组合逻辑电路

- ▶正确理解各种常用组合逻辑电路的逻辑功能,包括编码器、译码器、数据选择器、加法器、数值比较器、奇偶校验器
- ▶ 掌握几块集成中规模组合逻辑电路的逻辑 功能及应用(74LS138、四选一、74LS151、 74LS283、74LS148、74LS85)

》掌握组合逻辑电路的分析方法

SSI(各种门的构成电路)

MSI+SSI (74LS138、151等附加门构成的电路)

》掌握组合逻辑电路的设计方法

SSI(各种门的构成电路)

MSI+SSI (74LS138、151等附加门构成的电路)




四、触发器

- ▶正确理解各种触发器的电路结构及其动作特点
- > (直接型、同步型、主从型、边沿型)
- 》掌握各种触发器的逻辑功能
- ► (RSF、JKF、TF、TF、DF的功能表、 特性方程)
- 》掌握各种触发器的逻辑功能的相互转换
- ➤ (JKF、DF转换为TF、T`F)



4.10 电路如图所示,请画出在 CP 作用下的 Q1、Q2 的波形。




合作追取求實創新

SOUTH UNIVERSITY


SOLVEY

SOLV



解:由图可知,两个JK触发器均为下降沿触发。

$$Q_1^{n+1} = JQ^n + \overline{K}Q^n = \overline{Q_1}$$
 (J=K=1) (翻转)
$$Q_2^{n+1} = JQ^n + \overline{K}Q^n = Q_1\overline{Q_2}$$
 (J=Q₁ K=1)
$$\overline{R_1} = \overline{Q_2} = 0$$
 (即Q₂=1时清零)





五、时序逻辑电路

- 正确理解各种常用时序逻辑电路的逻辑功能(寄存器、计数器)
 - 1. 正确理解寄存器的并行置数、移位、 环形移位、 扭环形移位等逻辑功能
 - 2. 正确理解二进制加/减计数器的逻辑功能
 - 3. 正确理解十进制加/减计数器的逻辑功能



- 》 掌握几块集成中规模集成时序逻辑电路的逻辑功能及其应用(74LS161、74LS160、74LS290、74LS194)
- > 熟练掌握同步时序逻辑电路的分析方法
 - 1. 一般分析方法(SSI)
 - 2. 用MSI构成的任意计数器的分析
 - 3. 异步时序逻辑电路的时序图分析方法



> 掌握时序逻辑电路的设计方法

- 1. 了解异步二进制计数器、同步二进制计数 器的构造方法
- 2. 了解移位、环形移位、扭环形移位寄存器的构造方法
- 3. 了解同步时序逻辑电路的一般设计方法 (SSI)
- 4. 掌握用MSI设计任意进制计数器的方法



> 举例

教材习题 5.3

1. 分析图 1 电路的逻辑功能。要求: (1) 写出每个触发器的驱动方程、状态方程; (2) 列出状态转换表, 画出状态转换图; (3) 说明电路的功能。(设各触发器初态为"0")




图 1



(1) 驱动方程:

$$\begin{cases} J_0 = 1 \\ K_0 = 1 \end{cases} \begin{cases} J_1 = \overline{Q_0} \\ K_1 = \overline{Q_0} \end{cases} \begin{cases} J_2 = \overline{Q_1} \cdot \overline{Q_0} \\ K_2 = \overline{Q_1} \cdot \overline{Q_0} \end{cases}$$

状态方程:


$$\begin{cases} Q_0^{n+1} = \overline{Q_0} \\ Q_1^{n+1} = \overline{Q_0} \cdot \overline{Q_1} + Q_0 Q_1 \\ Q_2^{n+1} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} + (Q_0 + Q_1) Q_2 \end{cases}$$



(2) 状态转换表:

Q_2^n	Q ₁ ⁿ	Q ₀ ⁿ	Q_2^{n+}	$Q_1^{n+} \\ 1$	Q_0^{n+}
0	0	0	1	1	1
1	1	1	1	1	0
1	1	0	1	0	1
1	0	1	1	0	0
1	0	0	0	1	1
0	1	1	0	1	0
0	1	0	0	0	1
0	0	1	0	0	0

状态转换图:





(3) 电路的功能:

八进制减法计数器(自启动)



2、分析下图所示电路,分别画出其状态转换图,并说明功能。






(~)

合作進取求實創新



解: 因为 $S_1=0$, $S_0=1$,所以移位寄存器右移



功能: 四进制计数器

合作追取求實創新

解: 74LS160为十进制计数器,输入值(预置数


值)为D₃D₂D₁D₀=0011;

当Q₃Q₂Q₁Q₀=1001时,LD=0,同步置数输入值;计数输入

同时进位输出Y=1。



状态转换图:



功能: 七进制计数器。

合作追取求實創新

 D_0 D_1 D_2 D_3

74160

 Q_0 Q_1 Q_2 Q_3


 \overline{LD} $\overline{R}_{\scriptscriptstyle \mathrm{D}}$

—— *Y* 进位输出 产了4LS290为二—五—十进制异步计数器

CP₁接Q₀, CP₀接CP, 先接成十进制加法计数器;


S₉₁S₉₂为高电平有效,接0不起作用(即异步置9端不作用)

当 $Q_3Q_2Q_1Q_0$ =0101时, R_{01} = R_{02} =1,异步清零,0101为暂态,有效态到前一个状态0100。



状态转换图:






功能: 五进制加法计数器

74LS290为二—五—十进制异步计数器


 CP_0 接 Q_0 , CP_0 接CP,先接成十进制加法计数器;

 $\mathbf{R}_{01}\mathbf{R}_{02}$ 为高电平有效,接 $\mathbf{0}$ 不起作用(即异步清零端不作用):

当 $Q_3Q_2Q_1Q_0$ =0110时, S_{91} = S_{92} =1,异步置9,0110 为暂态,有效态到前一个状态0101, 然后1001。



状态转换图:




功能: 七进制计数器。



- 3、分别试用两种集成电路芯片设计一个七进制计数器,要求
 - (1) 采用 74LS290 的置 9 法;
- (2) 采用 74LS161 的置数法,要求其输入 $D_3D_2D_1D_0$ 端接 0101。 要求画出相应芯片实现的连接电路图和状态转换图。



(1)解:采用74LS290的置9法(类同于教材习题,可以附加与门)



合作進取求實創新

(2)解:采用74LS161的置数法,要求其输入 $D_3D_2D_1D_0$ 端接0101,即计数循环的初态是0101,要求7进制,推出循环的末态是1011。



六、半导体存储器

- ▶了解ROM、RAM的特点、分类、电路结构、工作原理
- ▶掌握ROM实现组合逻辑函数的方法
- ▶正确理解6116、2716、2864的逻辑功能




七、数字系统的分析与设计

- ▶掌握数字系统的功能扩展方法(RAM的 字和位的扩展方法);
- >熟练掌握数字系统的分析方法;
- > 了解数字系统的模块化设计方法



例: 电路如图6所示, 其中 $R_A=R_B=10k\Omega$, C=0.1 μf, 试问:

- 1. 在Uk为高电平期间,由555定时器构成的是什么电路, 其输出U0的频率f0=?
- 2. 分析由JK触发器FF1、FF2、FF3构成的计数器电路,要求: 写出驱动方程和状态方程,画出完整的状态转换图;
- 3. 设Q3、Q2、Q1的初态为000, Uk所加正脉冲的宽度为Tw=4/f0, 脉冲过后Q3、Q2、Q1将保持在哪个状态?





八、可编程逻辑器件

- ▶了解PLA、PAL、GAL的**特点、电路结构、** 工作原理
- > 掌握PLA实现组合逻辑函数的方法
- >了解GAL的OLMC及其工作方式



九、脉冲波形的产生与整形

- 了解施密特触发器、多谐振荡器、单稳态 触发器的特点及作用
- 》掌握用555构成的施密特触发器、多谐振 荡器、单稳态触发器的电路结构及工作原 理,有关波形的画法及有关参数的计算



十、数-模和模-数转换

- ▶了解DAC的有关概念、掌握输出电压的 计算及性能指标;
- ▶了解A/D转换的一般过程;
- ▶ 了解各种ADC工作原理及特点



数字电子技术考试大纲

一、各部分内容的分数比值(大概分布):

- 1、逻辑代数基础(8)-----10%
- 2、门电路(6)-----5~10%
- 3、组合逻辑电路(8)-----10~15%
- 4、触发器(4)-----5~10%
- 5、时序逻辑电路(10-12)-----15~20%
- 6、半导体存储器(4-6)-----5%
- 7、数字系统的分析与设计(4)-----15~20%
- 8、可编程逻辑器件(4)-----5%
- 9、脉冲波形的产生与整形(4)-----5%
- 10、数-模和模-数转换(4)-----5%
- 每章有考题,1、2、3部分占35%,4、5、7部分占40%,6、8、9、10部分占25%



二、试题类型

- 1、概念题(20%) 概念、定义、基本原理、参数:填空、选择、判断
- 2、基本题型(60%)基本分析方法(40%)、基本设计方法(20%)
- 3、综合题型(20%) 方法的综合、内容的综合、题型的变化



三、考试题出处

- 1. 课堂例题
- 2. 课堂练习
- 3.作业(独立完成所有章作业)
- 4. 习题课、慕课