
HW5 Report


姓名學號: 林哲宇 0616018, 張哲銓 0616032




程式的部分我們把一些 module 和 entry 名稱能對應到 testbench。Cpp檔我們把就計算總次數和 miss 的次數最後相除結果就是 miss rate。

關於 ICACHE 和 DCACHE的 cache size 和 block size，我們觀察 Verilog 執行後生成的 ICACHE.txt 和 DCACHE.txt 之後，發現只有後兩個 bytes 有被用到，所以我們把 cache size 調成 32, 64, 128, 256，並且把 block size 調成 4, 8, 16, 32，單位為 B。


最後分析的部分，當 block size 增大，會因為 spatial locality 的特性降低 miss rate，因此可以解釋上圖折線下降；然而，如果在同個 cache size，一直提高 block size，則會導致 pollution，提高 miss penalty，因此可以解釋上圖折線圖上升。





Advanced 的部分加了 n-way set-associative，所以在程式中，需要 struct 中的 tag 變成陣列，儲存每個 record。一開始先把每個 tag 初始化成 -1，每次判斷是否為 hit，就掃過去 tag 陣列，如果是 hit，就把對應的 tag 移到陣列的第零項，之前的就依照原本順序往後順移一個；如果是 miss，就把最後一項改成新的 tag，並把它移到第零項，之前的就依照原本順序往後順移一個。這樣就可以順便解決每一筆 record 最近被用過的順序了。

分析的部分，由上圖可以很明顯發現每條線隨著 n 越大，miss rate 就越小，這是因為 block size 都固定，但是隨著 n 越大，能存的 tag 數越多，miss rate 自然就下降。Cache size 上升也會讓 miss rate 下降是因為 line 上升，能存的 index 也越多。



Total bits = line \* (n \* (32 – (offset\_bit + index\_bit)) + 1)