# Міністерство освіти і науки України Національний технічний університет України «Київський політехнічний інститут»

Кафедра КЕОА

### Лабораторна робота №1 з курсу: «Апаратні прискорювачі обчислень на мікросхемах програмованої логіки»

Виконав:

студент III-го курсу ФЕЛ

група ДК-02

Гарькавий Д.В.

25.10.2022

# Хід роботи


# 1. В Simulink реалізувати підсистему, що розраховує функцію:

Y = W0\*X0 + W1\*X1 + W2\*X2 + W3\*X3


Типи даних входів: int8 Тип даних виходу: int16

На входах і виході поставити регістри (блок затримки на 1 такт)


#### Схема:



### Блок Subsystem(PROCESSING\_UNIT):




Налаштування одного з блоків "Uniform Random Number" (seed = 2, згідно мого варіанту, надалі збільшую значення кожного на 1) інші параметри вказані, як у методичних матеріалах:



2. В логічному аналазаторі переглянути дані на входах і на виході створеної підсистеми у знаковому десятковому поданні (форматі).

Приклад результату:



### Перевірка:

6\*19+(-119)\*(-106)+13\*26+(-113)\*(-99)=114+12614+338+11187==24253, як і на скріншоті результату.

3. Додати у звіт згенерований код на Verilog та результат синтезу згенерованого коду в Quartus для створеної підсистеми (звіт по апаратним витратам, результат виклику RTL Viewer).

Згенерував код, який має наступний вигляд:


```
File Name: hdlsrc\Lab1\Subsystem.v
Created: 2022-10-25 20:22:07
                       Generated by MATLAB 9.12 and HDL Coder 3.20
                       -- Rate and Clocking Details
                      Model base rate: 1
Target subsystem base rate: 1
                      clock Enable Sample Time
                       ce_out
                                                nal Clock Enable Sample Time
                      Output Signal
                                   ce_out 1
                ///
// Module: Subsystem
// Source Path: Lab1/Subsystem
// Hierarchy Level: 0
                `timescale 1 ns / 1 ns
               module LAB1M
                                         EIM
(i_CLK,
i_RST_N,
i_CLK_EN,
i_W0,
i_W1,
i_w2,
i_w3,
i_x0,
i_X1,
i_X2,
i_X3,
ce out.
                                           ce_out, out1);
 56
57
                             input
                                                         i_CLK;
                              input
                                                          i_RST_N;
                                                        i_RST_N;
i_CLK_EN;
signed [7:0]
ce out:
 58
                              input
                                                                                                                               // int8
 59
60
                                                                                                       i_W0;
                              input
                                                                                                      i_W1;
i_W2;
                              input
61
62
63
                              input
                                                                                                       i_W3;
                              input
                                                                                                       i_x0;
                              input
                                                                                                       i_x1;
 64
                              input
 65
                              input
                                                                                                        i_x2;
 66
67
                                                                                                                                 // int8
                              input
                             output ce_out;
output signed [15:0] Out1; // int16
 68
 69
70
71
72
73
74
75
76
77
78
79
80
                           wire enb;
reg signed [7:0] Unit_Delay8_out1; // int8
reg signed [7:0] Unit_Delay7_out1; // int8
reg signed [7:0] Unit_Delay6_out1; // int8
reg signed [7:0] Unit_Delay5_out1; // int8
reg signed [7:0] Unit_Delay5_out1; // int8
reg signed [15:0] Product_out1; // int16
reg signed [7:0] Unit_Delay3_out1; // int8
wire signed [7:0] Unit_Delay3_out1; // int8
wire signed [15:0] Product1_out1; // int16
wire signed [15:0] Add_stage2_add_temp; // sfix16
wire signed [16:0] Add_op_stage1; // sfix17
reg signed [15:0] Product2_out1; // int8
wire signed [15:0] Product2_out1; // int8
wire signed [15:0] Add_stage3_add_cast; // sfix16
wire signed [15:0] Add_op_stage2; // sfix18
reg signed [7:0] Add_op_stage2; // sfix18
reg signed [7:0] Unit_Delay1_out1; // int8
wire signed [15:0] Product3_out1; // int16
wire signed [15:0] Add_stage4_add_cast; // sfix16
wire signed [15:0] Add_out1; // int16
reg signed [15:0] Unit_Delay_out1; // int16
                             wire enb;
 81
82
83
 84
 85
 86
87
 88
```

89 90 91

```
92
  93
  94
                    assign enb = i_CLK_EN;
                   always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay8_process
if (i_RST_N == 1'b1) begin
    Unit_Delay8_out1 <= 8'sb00000000;</pre>
  96
97
  98
            99
            1
100
                            end
else begin
if (enb) begin
Unit_Delay8_out1 <= i_W0;
101
102
            103
104
105
106
107
                        end
108
109
                   always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay7_process
if (i_RST_N == 1'b1) begin
    Unit_Delay7_out1 <= 8'sb00000000;</pre>
110
111
            112
            113
114
            1
                             end
                            else begin
if (enb) begin
Unit_Delay7_out1 <= i_W1;
116
117
            118
119
                                 end
                             end
120
121
122
123
124
                   always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay6_process
if (i_RST_N == 1'b1) begin
    Unit_Delay6_out1 <= 8'sb00000000;</pre>
125
126
127
            1
128
                             end
                            end
else begin
if (enb) begin
Unit_Delay6_out1 <= i_W2;
129
130
131
            132
133
134
                             end
135
136
                   always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay5_process
if (i_RST_N == 1'b1) begin
    Unit_Delay5_out1 <= 8'sb00000000;
end</pre>
138
139
            140
141
            142
 143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
                              else begin
  if (enb) begin
    Unit_Delay5_out1 <= i_W3;</pre>
               end
                          end
                      always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay4_process
if (i_RST_N == 1'b1) begin
    Unit_Delay4_out1 <= 8'sb00000000;</pre>
               ⊟
               早
                             end
else begin
if (enb) begin
Unit_Delay4_out1 <= i_X0;
               162
163
164
165
166
167
170
171
172
173
174
175
176
177
180
183
184
187
188
188
189
190
191
                          end
                       assign Product_out1 = Unit_Delay8_out1 * Unit_Delay4_out1;
                      always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay3_process
if (i_RST_N == 1'b1) begin
    Unit_Delay3_out1 <= 8'sb00000000;</pre>
               Unit_end
else begin
if (enb) begin
Unit_Delay3_out1 <= i_X1;
               中日白
                          end
                      assign Product1_out1 = Unit_Delay7_out1 * Unit_Delay3_out1;
                      assign Add_stage2_add_temp = Product_out1 + Product1_out1;
assign Add_op_stage1 = {Add_stage2_add_temp[15], Add_stage2_add_temp};
```

```
always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_belay2_process
if (i_RST_N == 1'b1) begin
    Unit_belay2_out1 <= 8'sb00000000;
end</pre>
          100
                      end
else begin
  if (enb) begin
    Unit_Delay2_out1 <= i_X2;</pre>
                          end
                       end
                assign Product2_out1 = Unit_Delay6_out1 * Unit_Delay2_out1;
               assign Add_stage3_add_cast = Add_op_stage1[15:0];
assign Add_stage3_add_temp = Add_stage3_add_cast + Product2_out1;
assign Add_op_stage2 = {{2{Add_stage3_add_temp[15]}}}, Add_stage3_add_tem
               always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay1_process
  if (i_RST_N == 1 bi) begin
    Unit_Delay1_out1 <= 8 sb000000000;
end
  else begin
    if (enb) begin
    Unit_Delay1_out1 <= i_X3;
end
  end
end</pre>
                assign Product3_out1 = Unit_Delay5_out1 * Unit_Delay1_out1;
                assign Add_stage4_add_cast = Add_op_stage2[15:0];
assign Add_out1 = Add_stage4_add_cast + Product3_out1;
               always @(posedge i_CLK or posedge i_RST_N)
begin : Unit_Delay_process
if (i_RST_N == 1'b1) begin
    Unit_Delay_out1 <= 16'sb000000000000000;</pre>
         end
else beain
                                            if (enb) begin
   246
                  247
                                               Unit_Delay_out1 <= Add_out1;
    248
                                          end
   249
                                     end
   250
                                 end
    251
   252
    253
    254
                            assign Out1 = Unit_Delay_out1;
    255
   256
                            assign ce_out = i_CLK_EN;
   257
   258
                       endmodule // Subsystem
    259
   260
```

#### Результат виклику RTL Viewer:



#### Висновок

На цій лабораторній роботі я проглянувши відео-знайомство з середовищем Matlab створив підсистему і перевірив її на справність, також просимулювавши її в Matlab і синтезувавши її в Quartus Prime можу стверджувати про правильність виконання.