

计算机组成与系统结构


第二章运算方法和运算器(1)

吕昕晨

lvxinchen@bupt.edu.cn

网络空间安全学院

任意进制: r进制计数法



r 进制:
$$K_{n} K_{n-1} \dots K_{2} K_{1} K_{0} K_{-1} K_{-2} \dots K_{-m}$$

$$= K_{n} \times r^{n} + K_{n-1} \times r^{n-1} + \dots + K_{2} \times r^{2} + K_{1} \times r^{1} + K_{0} \times r^{0}$$

$$+ K_{-1} \times r^{-1} + K_{-2} \times r^{-2} + \dots + K_{-m} \times r^{-m}$$

基数: 每个数码位所用到的不同符号的个数,r进制的基数为r

- 常见基数选择
 - R=2 (二进制)、8 (八进制)、10 (十进制)、16 (十六进制)
 - 二进制:冯诺依曼体系结构要求,方便逻辑电路运算

常见计数法

二进制: 0,1

八进制: 0,1,2,3,4,5,6,7

十进制: 0,1,2,3,4,5,6,7,8,9

十六进制: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F

实数5.5多进制表示

二进制: $101.1 -> 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} = 5.5$

八进制: $5.4 -> 5 \times 8^0 + 4 \times 8^{-1} = 5.5$

十进制: $5.5 \rightarrow 5 \times 10^{0} + 5 \times 10^{-1} = 5.5$

十六进制: 5.8 —> 5 × 16⁰ + 8 × 16⁻¹ = 5.5



常见计数法表示



1010001010010B

八进制—— (1652)8

1652<mark>0</mark>

十六进制—— (1652)16

1652H

0x1652


十进制—— (1652)10

1652D

• H: Hexadecimal (十六进制)、D: Decimal (十进制)

• O: Octal (八进制) 、B: Binary (二进制)





• 基于R进制数值公式

r 进制:
$$K_{n} K_{n-1} \dots K_{2} K_{1} K_{0} K_{-1} K_{-2} \dots K_{-m}$$
 位权
$$= K_{n} \times r^{n} + K_{n-1} \times r^{n-1} + \dots + K_{2} \times r^{2} + K_{1} \times r^{1} + K_{0} \times r^{0} + K_{-1} \times r^{-1} + K_{-2} \times r^{-2} + \dots + K_{-m} \times r^{-m}$$

• 常见转换示例

二进制: 10010010.110 $1*2^7 + 1*2^4 + 1*2^1 + 1*2^{-1} + 1*2^{-2} = 146.75$

八进制: 251.5 2 * 8² + 5 * 8¹ + 1 * 8⁰ + 5 * 8⁻¹ = 168.625

十六进制: AE86.1 10 * 16³ + 14 * 16² + 8 * 16¹ + 6 * 16⁰ + 1 * 16⁻¹ = 44678.0625

二进制←→八/十六进制 (1)



二进制←→八进制: 1位8进制=3位2进制

```
二进制 —> 八进制 3位一组, 每组转换成对应的八进制符号 001 111 000 010 . 011 010 1 7 0 2 . 3 2 八进制
```


```
八进制一> 二进制
每位八进制对应的3位二进制
(251.5)<sub>8</sub> → (010 101 001. 101)<sub>2</sub>
```

二进制←→八/十六进制 (2)


● 二进制←→十六进制: 1位16进制=4位2进制

```
二进制 -> 十六进制
4位一组, 毎组转换成对应的十六进制符号
0011 1100 0010 . 0110 1000
3 C 2 . 6 8 十六进制
```

十六进制一> 二进制 每位十六进制对应的4位二进制 (AE86.1)₁₆ → (1010 1110 0110. 0001)₂







• 十进制:整数部分+小数部分,分别转换

• 如: 75.3转换为2进制

• 整数部分75转换: 除基取余

ļ	除基	取余	
2	75	1 ↑低位	
2	2 37	1	
	2 18 2 9 2 4	0	
	2 9	1	
		0	
	2 2	0	
	2 1	1 高位	
	0	11-11-17-	

$$(75)_{10} = (1001011)_2$$

十进制 > 任意进制 (小数部分)



- 如: 75.3转换为2进制
- 小数部分0.3转换: 乘基取整


$$0.3 \times 2 = 0.6 = 0 + 0.6 K_{-1}$$

 $0.6 \times 2 = 1.2 = 1 + 0.2 K_{-2}$
 $0.2 \times 2 = 0.4 = 0 + 0.4 K_{-3}$
 $0.4 \times 2 = 0.8 = 0 + 0.8 K_{-4}$
 $0.8 \times 2 = 1.6 = 1 + 0.6 K_{-5}$

$$0.3D = 0.01001...B$$

循环

多进制数间比较大小



• 直观方式:均转换成十进制

题目:

比较以下四个数的大小,最大的是()

A. 1010B

B. 260

C. 10D


D. 0x1B

• A: 10, B: 22, C: 10, D: 27


答案: D

模型机——运算器 (第二章)

- 运算器核心部件
 - ALU (算数逻辑单元)
- 算数运算
 - 加、减、乘、除
- 逻辑运算
 - 非、与、或
- 数表示方式
 - 定点数
 - 浮点数










本周教学安排

运算方法和运算器

- 硬件部分(如何设计基本ALU)
 - 逻辑运算
 - 非、与、或
 - 算数运算
 - 加、减法

• 理论部分

- 数的表示方法
 - 定点、浮点数、原、反、补码
 - 字符串与汉字等
- 逻辑、加减运算





第二章 运算方法和运算器 ——如何设计基本ALU



• 逻辑运算



逻辑运算器

- 加法运算
- 行波进位加法器
- 超前进位加法器
- 减法运算
- 算数逻辑单元实现




加减法运算器

算数+逻辑

各类逻辑运算与逻辑门(1)



与门



A	В	X
0	0	0
0	1	0
1	0	0
1	1	1

或门

$$A = A + B$$

$$B = A + B$$

与操作真值表


Α	В	X
0	0	0
0	1	1
1	0	1
1	1	1

或操作真值表

各类逻辑运算与逻辑门(2)



非门



Α	X
0	1
1	0

非操作真值表

• 异或门

1 1		_
	$X = \overline{A} \cdot B + A$	·B

简单异或加密 (simple XOR cipher) A xor B xor A = B

A	В	Х
0	0	0
0	1	1
1	0	1
1	1	0

异或操作真值表

运算器中逻辑运算构建


- 逻辑门——1位二进制数,单种逻辑运算
- 运算器逻辑运算指令
 - 与: AND A, B
 - 或: OR A, B
 - 非: NOT A
 - 异或: XOR A, B
 - 上述A/B寄存器为多位(例如,80386为32位)
- 问题
 - 1) 将1位逻辑门扩展为32位逻辑运算电路
 - 2) 如何实现多种逻辑运算








- 逻辑运算特性——按位运算,各位之间独立
- 位扩展方式: 32个与门分别连接





问题2:多种逻辑运算

- 逻辑运算单元:包含多种逻辑功能——如何选择
- 扩展方式: 多种逻辑功能单元+多选器+选通信号







- 逻辑运算单元→ALU
- 选通控制信号
 - 两位二进制: op

op1	op2	功能
0	0	与
0	1	或
1	0	非
1	1	异或

- 在ALU新增op信号输入端
 - 控制ALU逻辑运算功能






单选题 1分

已知 A=10010010, B=00101111

- 1) AND A, B
- 2) XOR A, B



- B 1) 01000010; 2) 10100101
- 1) 00001110; 2) 10111001
- 1) 00010010; 2) 10100101



第二章 运算方法和运算器 ——如何设计基本ALU



• 逻辑运算



逻辑运算器

- 加法运算
- 行波进位加法器
- 超前进位加法器
- 减法运算
- 算数逻辑单元实现



加减法运算器



算数+逻辑

加减法运算器整体设计思路



- 4位二进制加法——A+B
- 示例: A=1101, B=0101

- 类比逻辑运算设计思路——扩展至加减法
 - 问题1:设计1位二进制加法器(逻辑门组成)
 - 问题2: 设计多位加法器 (进位问题)
 - 问题3: 实现多种算数功能 (加/减法+控制信号)


第二章 运算方法和运算器 ——如何设计基本ALU



• 逻辑运算

- 加法运算
- 行波进位加法器
- 超前进位加法器
- 减法运算





→ 问题3:统一加减法

• 算数逻辑单元实现

半加器


• 半加器 (HA) 功能: 两个1位二进 制数相加

• 输入端口: A、B

• 输出端口: S (和)、C (进位)

异或

A	В	S		$\langle \mathbf{c} \rangle$	
0	0	0		0	
0	1	1		0	
1	0	1		0	
1	1	0		1	



 Σ

Ao

全加器



- 全加器 (FA)
- 功能: 三个1位二进制数相加
 - 输入: A、B、C_{in} (进位输入)
 - 输出: S、Cout (进位输出)

$$S_{i} = A_{i} \oplus B_{i} \oplus C_{i}$$


$$C_{i+1} = A_{i}B_{i} + A_{i}C_{i} + B_{i}C_{i}$$

$$= A_{i}B_{i} + (A_{i} \oplus B_{i})C_{i}$$

逻辑函数

Α	В	C _{in}	S	C _{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

全加器实现



$$S_{i} = A_{i} \oplus B_{i} \oplus C_{i}$$


$$C_{i+1} = A_{i}B_{i} + A_{i}C_{i} + B_{i}C_{i}$$


$$= A_{i}B_{i} + (A_{i} \oplus B_{i})C_{i}$$

$$C_{i+1} = A_i \cdot B_i + A_i \cdot C_i + B_i \cdot C_i$$

= $A_i \cdot B_i + (A_i + B_i) C_i$

(a) 逻辑函数






(c) 全加器框图

全加器与半加器关联

- 半加器 (HA)
 - 功能: 两个1位二进制数相加 (A、B)
- 全加器 (HA)
 - 功能: 三个1位二进制数相加 (A、B、C_{in})
- 全加器可通过两个半加器级联得到





全加器逻辑函数可表示为:


$$S = AB + BC_{in}$$

$$C_{out} = AB + (A \oplus B)C_{in}$$

$$S = A \oplus B \oplus C_{in}$$

$$C_{out} = AB + BC_{in} + AC_{in}$$

第二章 运算方法和运算器 ——如何设计基本ALU



• 逻辑运算

- 加法运算
- 行波进位加法器
- 超前进位加法器
- 减法运算




→ 问题2: 两种进位方法


→ 问题3:统一加减法

• 算数逻辑单元实现

问题2:设计多位加法器



- 问题: 加法前后依赖, 如何利用全加器实现多位加法
- 扩展方式: 全加器级联扩展
- 将前一个全加器的Cout连接到后一个全加器Cin




行波进位加法器分析

- 结构特点
 - 级联: 前一个全加器进位输出→后一个全加器进


位输入

- 优点
 - 电路布局简单,设计方便
- 缺点
 - 后一级全加器输入需等待前一级全加器输出
 - 延迟时间长,且随加法位数递增
- 问题: 如何分析行波进位加法器时延?




问题: 延迟分析——单级全加器

- 基本门电路延迟
 - 与门/或门延迟: T
 - 异或门延迟: 3T
- 每级全加器
 - 輸入A、B→輸出S: 6T
 - 输入Cin →输出Cout: 2T



问题: 延迟分析——关键路径


- n位Cout延迟: ta = 3T + 2T * n
 - 第一级异或门: 3T
 - 每级进位输入输出: 2T







- 溢出判断: 最高位进位输入不等于其进位输出
 - 有符号数 v.s. 无符号数
 - 溢出判断分析(后续内容)
 - 溢出判断延迟: ta = 3T + 2T * n + 3T






N位行波进位加法器中,最高位进位输出Cout与溢出判断延迟分别为?

$$\begin{array}{c} 2T * N + 3T \\ 2T * N + 4T \end{array}$$

$$2T * N + 3T$$

$$2T * N + 6T$$

第二章 运算方法和运算器 ——如何设计基本ALU



• 逻辑运算

- 加法运算
- 行波进位加法器
- ●超前进位加法器
- 减法运算





→ 问题3:统一加减法

• 算数逻辑单元实现

行波进位加法器优化

 $A_{31} \downarrow B_{31}$ $A_{31} \downarrow B_{31}$ $1-bit \downarrow C_{31}$ $Full Adder \downarrow S_{31}$ S[31:0] S[31:0] $A_{31} \downarrow B_{31}$ $C_{out} \downarrow C_{1}$ $Full Adder \downarrow C_{1}$ $S_{31} \downarrow S_{1}$ S[31:0]

- 主要问题
 - 高位运算需等待低位运算结果
- 如何避免行波进位加法器延迟?
- 优化方法
 - 提前计算进位信号
 - 超前(先行)进位加法器
- 超前进位信号发生器设计
 - 分析进位逻辑表达式
 - 表达式化简→计算超前进位表达式

进位信号分析

$$C_{i+1} = A_i \cdot B_i + A_i \cdot C_i + B_i \cdot C_i$$

= $A_i \cdot B_i + (A_i + B_i) C_i$

- 超前进位
 - 避免C_i与C_{i+1}间依赖
- 令
 - 生成信号: $G_i = A_i \cdot B_i$
 - 传播信号: $P_i = A_i + B_i$
- 简化进位信号为

$$C_{i+1} = G_i + P_i \cdot C_i$$



进位信号计算

$$\begin{array}{lll} C_{1} = & G_{0} + P_{0} \cdot C_{0} \\ C_{2} = & G_{1} + P_{1} \cdot C_{1} & C_{1+1} = & G_{1} + P_{1} \cdot C_{1} \\ = & G_{1} + P_{1} \cdot (G_{0} + P_{0} \cdot C_{0}) & \\ = & G_{1} + P_{1} \cdot G_{0} + P_{1} \cdot P_{0} \cdot C_{0} \\ C_{3} = & G_{2} + P_{2} \cdot C_{2} & \\ = & G_{2} + P_{2} \cdot (G_{1} + P_{1} \cdot G_{0} + P_{1} \cdot P_{0} \cdot C_{0}) & \\ = & G_{2} + P_{2} \cdot G_{1} + P_{2} \cdot P_{1} \cdot G_{0} + P_{2} \cdot P_{1} \cdot P_{0} \cdot C_{0} \\ C_{4} = & G_{3} + P_{3} \cdot C_{3} & \\ = & G_{3} + P_{3} \cdot (G_{2} + P_{2} \cdot G_{1} + P_{2} \cdot P_{1} \cdot G_{0} + P_{2} \cdot P_{1} \cdot P_{0} \cdot C_{0}) & \\ = & G_{3} + P_{3} \cdot G_{2} + P_{3} \cdot P_{2} \cdot G_{1} + P_{3} \cdot P_{2} \cdot P_{1} \cdot G_{0} + P_{3} \cdot P_{2} \cdot P_{1} \cdot P_{0} \cdot C_{0} \end{array}$$



超前进位信号发生器中,进位信号C5表达式为


$$\begin{array}{c} G_4 + P_4 \cdot G_3 + P_4 \cdot P_3 \cdot G_2 + P_4 \cdot P_3 \cdot P_2 \cdot G_1 \\ + P_4 \cdot P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_4 \cdot P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_0 \end{array}$$

进位信号分析(1)

延迟分析: 3T (与级数无关)

- $G_i = A_i \cdot B_i$
- 生成信号/传播信号延迟: T(与/或门) P_i = A_i + B_i
- 进位信号: 2T (与门+或门)

```
C_1 = G_0 + P_0 \cdot C_0
                                                                                 C_{i+1} = G_i + P_i \cdot C_i
C_2 = G_1 + P_1 \cdot C_1
      =G_1+P_1 \cdot (G_0+P_0 \cdot C_0)
      = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_0
\mathbf{C_3} = \mathbf{G_2} + \mathbf{P_2} \cdot \mathbf{C_2}
      =G_2+P_2\cdot (G_1+P_1\cdot G_0+P_1\cdot P_0\cdot C_0)
      = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_0
\mathbf{C}_{\mathbf{A}} = \mathbf{G}_{3} + \mathbf{P}_{3} \cdot \mathbf{C}_{3}
      =G_3+P_3\cdot (G_2+P_2\cdot G_1+P_2\cdot P_1\cdot G_0+P_2\cdot P_1\cdot P_0\cdot C_0)
      =G_3+P_3\cdot G_2+P_3\cdot P_2\cdot G_1+P_3\cdot P_2\cdot P_1\cdot G_0+P_3\cdot P_2\cdot P_1\cdot P_0\cdot C_0
```




进位信号分析(2)

$$C_1 = G_0 + P_0 \cdot C_0$$
 2项
 $C_2 = G_1 + P_1 \cdot C_1$ $C_{i+1} = G_i + P_i \cdot C_i$
 $= G_1 + P_1 \cdot (G_0 + P_0 \cdot C_0)$
 $= G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_0$ 3项
 $C_3 = G_2 + P_2 \cdot C_2$
 $= G_2 + P_2 \cdot (G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_0)$
 $= G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_0$ 4项
 $C_4 = G_3 + P_3 \cdot C_3$
 $= G_3 + P_3 \cdot (G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_0)$
 $= G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_0$ 5项




- 超前进位信号发生器实现(74182):
 - 对照进位信号分析结果
- 最高位保留进位与生成信号方便级联



超前进位加法器实现

- 超前进位加法器
 - Carry-Lookahead Adder, CLA
- 实现方法
 - 并联加法器
 - 超前进位信号发生器





超前进位加法器分析

- 结构特点
 - 并联方法: 统一进位信号发生器
- 优点:
 - 后一级输入不依赖前一级输出,电路延迟低
- 缺点:
 - 进位信号发生器实现复杂,并随位数增加,难以 实现
- 实际加法器实现
 - 混合方式: 行波进位(片间)+超前进位(片内)
 - 32位加法器: 4个8位超前进位加法器

第二章 运算方法和运算器 ——如何设计基本ALU



• 逻辑运算

- 加法运算
- 行波进位加法器
- 超前进位加法器
- 减法运算



🛶 问题2: 两种进位方法

→ 问题3:统一加减法

• 算数逻辑单元实现





• 减法运算可转换为加法运算

$$A - B = A + (-B)$$

- 转换规则:
 - 负号:按位取反,末位加一
- [-1] 的原/反/补码


$$= [10000001]_{\bar{\mathbb{R}}} = [111111110]_{\bar{\mathbb{R}}} = [111111111]_{\bar{\mathbb{R}}}$$

• 加减法转换

$$[A - B]_{\lambda h} = [A]_{\lambda h} + [-B]_{\lambda h}$$




- 实现思路:加法器基础上进行修正
 - B输入端加入多选器
 - sub-mode 选择信号: 0/1 按位取反, 末位加一






下图所示电路中,若要实现加法运算,此时, sub-mode信号应为



B 1



第二章 运算方法和运算器 ——如何设计基本ALU



• 逻辑运算



逻辑运算器

- 加法运算
- 行波进位加法器
- 超前进位加法器
- 减法运算






加减法运算器



算数+逻辑


多功能算数逻辑单元 (ALU)



- 目标:
 - 实现多功能算数逻辑运算
 - 算数:加、减
 - 逻辑运算: 与、或、非、异或等
- 方法:
 - 新增控制输入端: S0~S4
 - 配合函数发生器,实现不同功能
- 全加器 (FA) 输入为函数发生器输出

$$F_i = X_i \oplus Y_i \oplus C_{n+1}$$

$$C_{n+i+1} = X_i Y_i + Y_i C_{n+1} + C_{n+1} X_i$$



函数发生器功能



- 输入输出对应关系
 - S0~S1控制Yi



 $(A_i/B_i \underset{S_0 \sim S_3}{\longrightarrow} X_i/Y_i)$

- S2~S3控制Xi
- 函数关系表

S ₀ S ₁	Y_i	$S_2 \cdot S_3$	X_i
0 0	\overline{A}_i	0 0	1
0 1	$\overline{A}_i B_i$	0 1	$\overline{A}_i + \overline{B}_i$
1 0	$\overline{A}_i\overline{B}_i$	1 0	$\overline{A}_i + B_i$
1 1	0	1 1	\overline{A}_i

• 函数表达式


$$X_{i} = \overline{S_{3}A_{i}B_{i} + S_{2}A_{i}\overline{B}_{i}}$$

$$Y_{i} = \overline{A_{i} + S_{0}B_{i} + S_{1}\overline{B}_{i}}$$

多功能算数逻辑单元 (ALU)



• 4位ALU芯片74181逻辑电路图 (正逻辑)




- ▶ M=L/0时,进位信号无影响,算数运算
- M=H/1时,进位门被封锁,无进位,逻辑运算

多功能算数逻辑单元的级联



- 设计16位ALU
 - 4片74181 (4位ALU) 级联




• 片内超前 (先行) 进位, 片间行波进位

多功能算数逻辑单元的级联



- 设计32位ALU
 - 8片74181 (4位ALU)
 - 2片超前进位信号发生器74182



• 16位内超前进位,16位间行波进位



总结

