

## 安徽大学 20\_22\_-20\_23\_学年第\_2 学期 《FPGA 数字系统设计 》期中考试试卷(A 卷)

	年級	幸业		名		_学号		座位号	A: 8'50
	大项	- =	=	四	Ti.	15	总分		9. 5 a <0
	登分							阅卷人	
, #i	项选择《在名 图干后的括号	8选答案中选 分内。每题 2	出一个正 分, 共 20	确答》	美, 井井	<b>多其号</b>	163頁	19 27	A. 0
A.	ALWAYS	B. State0		C	· Akt	的标识? Ack_0		D. 9moon	果为 ( A 8 500
		B. 4b'11			- 16.1		)	D. 15'0	一、填空思:
3. 己加	"a-1b'1; b-	36'001; "那么	(a,b)=	(		)			1 Verilog
Α.	46'0011	B. 36'001		C	4b*10	01		D. 38101	状态, 1表示
A.W	入端口,位	图:"input[7 定为 8 化为 7	В	输出	坳口.	位宽为	8	).	2.根据图中等 信号为 1 比
5. Verilo	a 语言与 C	语言的区别	. 不正确	的排放	未提 (		)		C+-
A. V B. V C. V	erilog 语言 erilog 语言 erilog 语言》	可实现并行; 可以描述电影 原于 C 语言	†算. C i 好結构, C + 包括它	语言只 语言 的逻辑	是單行 仅仅描 作和延記	ri计算;  述算言  E:	t.		В—→
D. V	enlog ill is i	可以編写測记	同量进行	伤真	和测试	-			3. IEEE 核
5. 我们上	课使用的开?	发板中主控制	5片为(		)				4.假定業 4
A. xil	inx zynq 701	0 B. Alte	ra zyng 70	020	C. x	cilinx A	rtix-7	D. xilinx zynq 7020	110100000000000000000000000000000000000
下列关于	EL SE FOLLE DE L'	<b>寒</b> 赋值说法才	CTEXASON I	1.7	,				
A 阻塞 B 非阻 C 壓值:	昼值原于納 寒壓值属于 操作符是。	PERSONAL PROPERTY.	F一条语句 印 即 F	可执行 条语 程则	entre si	前衛	可一定至 5前语句	13.140f 41 ME band yet 11 ma.	5. 附級性級
			-			-		学生管题性意,初期围线调制	明 注意学设工器。

The last the			).
8. 请根据以下两条语句的执行。 res [7:0] A:			
8 50000_0011 B. 6	°H03	C. 8,91111_1111	D. KB* 0101_1111
9. 当 8<0 时, 5 的值是(	) -		
9. $\frac{a}{a} = (a > -2) ? 1 : ((a < 0)$	22:0);		
A. 0		C. 2	
10. 在 Verilog HDL 的逻辑运算	中、股 A=8°b	11010001. В=8-60	0011001。则表达式"A&B"的结
果为(	Carlos Decision of		
A 8'b00010001 B.8'b11011	1001 C.8 b1	1001000 D.8'500	110111
二、填空题: (请在横线上填写	答案。 每空	3分,共30分)	79 5)
, value 医高规定了逻辑电路	种信号的4	种状态,分别是0	, 1, X, Z, 其中 0 表示低电平
状态、上表示商电平状态、X表			
状态,   表示高电平状态, X 表 2.根据图中输入输出关系将 Vo	亦	, Z表示_	
状态,   表示高电平状态, X 表	亦	, Z表示_ 义补充完整, 其中	
状态,   表示高电平状态, X 表 2.根据图中输入输出关系将 Vo	示 模块定	, Z表示 文补充完整, 其e module t	中信号 A 为 5 比特電度, 其余
状态、1表示高电平状态、X表 2.根据图中输入输出关系将 Ve 信号为 1 比特宽度。	示 rilog 模块定 】 → A	、 Z 表示_ 文孙充完整,其中 module t	中信号 A 为 5 比特電度, 其余 block( A,B,C );
状态,   表示高电平状态, X 表 2.根据图中输入输出关系将 Vo	示 模块定	、 Z 表示_ 文孙充完整,其中 module t	中信号 A 为 5 比特電度, 其余 block( A.B.C ); A; B;
状态、1表示高电平状态、X表 2.根据图中输入输出关系将 Ve 信号为 1 比特宽度、 C ◆ ◆ tblock	示 rilog 模块定 】 → A	又表示_ 义补充完整,其中 module t input	中信号 A 为 5 比特電度, 其余 block( A,B,C ); A; B;
状态、1表示高电平状态,X表 2.根据图中输入输出关系将 Ye 信号为 1 比特宽度。 C ◆ <b>tblock</b>	示rilog 模块定 A 8bit	文补充完整,其中 module input	P信号 A 为 5 比特電度, 其余 block( A,B,C ); —— A; B; C; dmodule #模块结束
状态、1表示态电平状态,X表 2.根据图中输入输出关系将 Vc 信号为 1 比特宽度。 C ◆	示 Rilog 模块定 A 8bit	又表示_ 文补充元整,其中 module t input en	P信号 A 为 5 比特電度, 其余 block( A,B,C ); ————————————————————————————————————
状态、1表示高电平状态,X表 2.根据图中输入输出关系将 Ye 信号为 1 比特宽度。 C ◆ <b>tblock</b>	示 Rilog 模块定 A 8bit	文补充完整,其中 module input	P信号 A 为 5 比特電度, 其余  block( A,B,C );  A; B; C; dmodule //模块结束
状态、1表示痛电平状态,X表 2.根据图中输入输出关系将 Ye 信号为 1 比特宽度。  C ←	示rilog 模块定 A 8bit  有 的值为 4'b	文补充完整,其中 module input	P信号 A 为 5 比特電度, 其余 block( A,B,C ); ————————————————————————————————————
(大态、 1 表示 a 电 平 状态、 X 表 2、根据图中输入输出关系将 Vc 信 号 为 1 比特 宽 度 、	示rilog 模块定  A 8bit  有  的值为 4'b	文补充完整,其中 module input en	中信号 A 为 5 比特電度, 其余 block( A,B,C );





module decoder(Out,In,En);		