

一、单项选择题（2×15=30 分）

1. 下列哪种数据类型主要用于组合逻辑建模（ ）。
A. reg B. wire C. integer D. real
2. 以下哪个符号表示按位或运算（ ）。
A. && B. || C. & D. |
3. 在 Verilog 中，定义一个 8 位宽的寄存器应使用（ ）。
A. reg[7:0] var B. reg[0:7] var C. reg[8:1] var D. 以上都可以
4. 阻塞赋值符号为 _____，非阻塞赋值符号为 _____。（ ）
A. <= = B. = <= C. = == D. <= ==>
5. 在 always 块中，敏感列表使用 “@(*)” 表示（ ）。
A. 电平敏感 B. 边沿敏感 C. 所有输入信号自动敏感 D. 异步复位
6. 下列语句中不属于并行语句的是（ ）。
A. 过程语句 B. Case 语句 C. assign 语句 D. 元件例化语句
7. 在 Verilog 中，“parameter” 用于定义（ ）。
A. 变量 B. 常量 C. 模块实例 D. 函数
8. 下列哪个不是 Verilog 的循环语句（ ）。
A. for B. while C. repeat D. loop
9. 在 Verilog 中，4'b1011 » 1 的结果是（ ）。
A. 4'b0101 B. 4'b1101 C. 4'b0110 D. 4'b1010
10. 下列哪个是 Verilog 中的条件语句（ ）。
A. if-else B. case C. switch D. A 和 B 都是

二、填空题（请在横线上填写答案，每空 1 分，共 15 分）

11. 在 Verilog 中，定义一个 8 位宽的输入端口应写作 _____ [7:0] signal_name。
12. 表达式 {3{2'b10}} 的位拼接结果是（二进制表示）_____。
13. 时序逻辑中的 always 块应使用 _____ 触发（填写“电平”或“边沿”）。

14. IEEE 工业标准的硬件描述语言有 _____ 和 _____ 两种。
15. 表达式 $4'b1011 \& 4'b0011$ 的运算结果是(二进制表示)_____。
16. 在测试模块中, 生成周期为 10 个时间单位的时钟信号应使用:
_____ (填写关键字) $\#5 \text{ clk} =$ _____; (补全语句)
17. 模块实例化时, 端口连接方式分为 _____ 连接和顺序连接两种。
18. 表达式 $\sim(4'b0011)$ 的逻辑运算结果是(二进制表示)_____。
19. 定义有符号数寄存器应使用 _____ signed [7:0] data; (填写关键字)
20. 在 case 语句中, _____ 分支可以匹配所有未明确指定的情况。
21. 下面两段代码中信号 in, q1, q2 和 q3 的初值分别为 0, 1, 2 和 3, 那么经过 1 个时钟周期后, 左侧程序中 q3 的值变成_____, 右侧程序中 q3 的值变成_____。

```
always @(posedge clk)
begin
    q1 = in;
    q2 = q1;
    q3 = q2;
end
```

```
always @(posedge clk)
begin
    q1 <= in;
    q2 <= q1;
    q3 <= q2;
end
```

22. 我们上课使用的开发板中主控芯片为 xilinx zynq_____ (填型号)。

三、简答题 (请在题后空白处填写答案。共 35 分)

23. 在 FPGA 设计中, Verilog 的 always@(*) 语句和 always@(posedge clk) 语句分别用于描述什么类型的逻辑电路? 它们对应的实际硬件结构有何不同? (10 分)

答:

24. 简述 FPGA 设计开发流程，并简要介绍每一步都具体完成什么功能。（10 分）

答：



25. 请根据以下内容，完成下面的运算（用二进制表示，注：4'b1011 (-5) 的意思是：4'b1011 的十进制数为 -5）（15 分）

(1) wire[3:0] A,B; 且 A=4'b1100, B=4'b1010, 求 $A \& B =$ _____

(2) wire[3:0] A; 且 A=4'b0110, 求 $\sim A =$ _____

(3) wire[3:0] A,B; 且 A=4'b1011, B=4'b0110, 求 $A \wedge B =$ _____

(4) wire[3:0] A; 且 A=4'b1001, 求 $A \gg 2 =$ _____

(5) wire signed[3:0] A; 且 A=4'b1011 (-5), 求 $A \ggg 1 =$ _____

(6) wire[3:0] A; 且 A=4'b1100, 求 $\{A[1:0], A[3:2]\} =$ _____

(7) wire[3:0] A,B; 且 A=4'b1010, B=4'b0101, 求 $A + B =$ _____

(8) wire signed[3:0] A,B; 且 A=4'b1100 (-4), B=4'b0010 (+2), 求 $A - B =$ _____

(9) wire[3:0] A,B; 且 A=4'b0011, B=4'b0100, 求 $A * 2 + B =$ _____

(10) wire[3:0] A,B; 且 A=4'b1010, B=4'b1001, 求 $(A > B) =$ _____

(11) wire signed [3:0] A,B; 且 A=4'b1101 (-3), B=4'b1110 (-2), 求 $(A == B) =$ _____

(12) wire[3:0] A,B; 且 A=4'b1100, B=4'b0011, 求 $(A | B) \& (A \wedge B) =$ _____

(13) wire[3:0] A,B; 且 A=4'b1010, B=4'b0101, 求 $(A > B) ? (A \ll 1) : (B \gg 1) =$ _____

(14) wire signed[3:0] A,B; 且 $A=4'b1001$ (-7), 执行 $A = ((A << 1) + 1'b1)$ 后, A = _____

(15) wire[3:0] A,B,C; 且 $A=4'b0011$, $B=4'b0100$, $C=4'b1000$, 求 $(A + B) \& C$ = _____

四、程序设计题（请在题后空白处填写答案。共 40 分）

26. 如图所示模块，设计一个带复位端和时钟的三个 8bit 输入信号（无符号）的比较器，输出最小值。（10 分）


输入描述：

clk: 系统时钟

rst_n: 异步复位信号，低电平复位时输出 0

a,b,c: 8bit 位宽的无符号数

module compare_module(clk,rst_n,a,b,c);



27. 试设计一个带复位的 3/8 译码器,规定模块定义为 module Decoder(Out,In,En)。(10 分)

输入描述:

Out 为译码器输出,

In 为译码器输入,

En 为低电平复位时输出 0。 module decoder(Out,In,En);



28. 如图所示模块，设计一个同时输出 2/4/8 分频的时钟分频器，并编写 testbench 文件，画出输入输出信号波形。（20 分）


输入输出描述：

clk_in: 输入时钟

rst_n: 异步复位信号，低电平复位时输出 0。

clk_out2, clk_out4, clk_out8: 输出时钟

模块：



```
module div_module(rst, clk_in, clk_out2, clk_out4, clk_out8 );
```

Blank area for writing the module code and testbench code.