

安徽大学 2024-2025 学年第二学期
《FPGA 数字系统设计》考试试卷 (A 卷)

(闭卷时间 120 分钟)

院/系: _____ 年级: _____ 姓名: _____ 学号: _____

一、单项选择题 (共 10 分, 每题 1 分)

1. 在 Verilog 中, 下列哪种赋值方式不能用于时序逻辑设计? ()

- A. 阻塞赋值 (=)
- B. 非阻塞赋值 (<=)
- C. 连续赋值 (assign)
- D. 过程赋值 (always)

2. 下列模块端口声明中正确的是 ()。

- A. input wire [3:0] data;
- B. output reg [7:0] addr;
- C. inout [15:0] bus;
- D. 以上全部

3. 关于 initial 语句的描述错误的是 ()。

- A. 可用于仿真测试
- B. 不可综合成硬件电路
- C. 在电路上电时自动执行
- D. 可以包含多个语句块

4. 执行语句 $y = (a > b)?a : b;$ 的功能是 ()。

- A. 比较 a 和 b 的大小
- B. 将 a 和 b 相加
- C. 输出 a 和 b 中的较小值
- D. 输出 a 和 b 中的较大值

5. 关于 case 语句的描述正确的是 ()。

- A. 必须包含 default 分支
- B. 所有分支条件必须互斥

- C. 可以嵌套使用
 - D. 只能用于组合逻辑
6. 下列标识符中, () 是不合法的标识符。
- A. system1
 - B. __reg
 - C. 3state
 - D. execS
7. 下列关于阻塞和非阻塞赋值说法不正确的是 ()。
- A. 阻塞赋值属于顺序执行, 即下一条语句执行前, 当前语句一定会执行完毕。
 - B. 非阻塞赋值属于并行执行语句, 即下一条语句的执行和当前语句的执行是同时进行的。
 - C. 赋值操作符是“=”的过程是阻塞性过程赋值。
 - D. 一个过程结构中可以混合使用阻塞赋值与非阻塞赋值。
8. 关于 always 语句描述正确的是 ()。
- A. 必须带时钟信号
 - B. 可用于组合逻辑
 - C. 不能包含 if 语句
 - D. 只能用于时序逻辑
9. 时间尺度定义为 `timescale 10ns/100ps, 下列说法正确的是 ()。
- A. 时间精度 10ns
 - B. 时间单位 100ps
 - C. 时间精度 100ps
 - D. 时间精度不确定
10. 下列模块例化方式正确的是 ()。
- A. `module_name instance_name(.port1(sig1), .port2(sig2))`
 - B. `module_name instance_name(port1(sig1), port2(sig2))`
 - C. `module_name instance_name(.port1=sig1, .port2=sig2)`
 - D. `module_name instance_name[port1:sig1, port2:sig2]`

二、填空题 (共 15 分, 每空 1 分)

11. 在 Verilog 语言中, 主要有三大类数据类型, 即_____、_____和参数数据类型。


12. FPGA 开发中, Vivado 开发环境的时序约束文件的后缀名通常是_____。

13. 解读如下程序:

```
`define mm a+b+c+d
module test;
    wire a, b, c, d, e, out;
    assign out = `mm / e;
endmodule
```

经过宏展开后, 该语句为 `assign out = _____`。

14. 根据图中输入输出关系将下述 Verilog 模块的接口定义补充完整, 其中信号 A 为 5 比特宽度, 其余信号为 1 比特宽度。



```
module tblock(A, B, C);
    input [4:0] A;
    input      B;
    output      C;
endmodule
```

15. FPGA 的全称为_____ (中文全名)。

16. 在 Verilog 中, `always@(*)` 块通常用于描述_____ (填时序或组合) 逻辑。

17. ZYNQ 是一种全可编程片上系统 (SoC), 包含两个主要部分:_____和_____。

18. 有限状态机可以分为两大类:

_____ 状态机: 输出仅依赖于当前状态, 与输入无关;

_____ 状态机: 输出不仅依赖于当前状态, 还依赖于输入。

19. 状态机常用状态编码有_____、格雷码和_____。

20. 表达式 `{2{4'b1100}}` 的位拼接结果是_____ (用基数法二进制表示)。

三、简答题 (共 35 分)

21. 简述 FPGA 的基本组成结构, 并说明各部分的作用。(10 分)


22. 分析 Verilog 中 wire 和 reg 型变量的区别, 并说明其使用场景。(10 分)

23. 请根据以下内容, 完成下面的运算 (用基数法二进制表示) (15 分)

- (1) wire [3:0] A, B; 且 $A = 4'b1101$, $B = 4'b1011$, 求 $A \& B =$ _____
- (2) wire [3:0] A; 且 $A = 4'b0111$, 求 $\sim A =$ _____
- (3) wire [3:0] A, B; 且 $A = 4'b1010$, $B = 4'b0105$, 求 $A \wedge B =$ _____
- (4) wire [3:0] A; 且 $A = 4'b1100$, 求 $\{A[2:0], 1'b1\} =$ _____
- (5) wire signed [3:0] A; 且 $A = 4'b1101$, 求 $A \ll 1 =$ _____
- (6) wire [3:0] A, B; 且 $A = 4'b0011$, $B = 4'b0110$, 求 $A \& \sim B =$ _____
- (7) wire signed [3:0] A, B; 且 $A = 4'b1011$, $B = 4'b0010$, 求 $A + B =$ _____
- (8) wire [3:0] A, B; 且 $A = 4'b1001$, $B = 4'b0110$, 求 $(A|B) \wedge (A \& B) =$ _____
- (9) wire [3:0] A; 且 $A = 4'b1010$, 求 $\{2\{A[1:0]\}\} =$ _____
- (10) wire signed [3:0] A; 且 $A = 4'b1001$, 求 $A \ggg 2 =$ _____
- (11) wire [3:0] A, B; 且 $A = 4'b1100$, $B = 4'b0011$, 求 $(A > B)?A : B =$ _____
- (12) wire [3:0] A, B, C; 且 $A = 4'b0101$, $B = 4'b1010$, $C = 4'b0001$, 求 $(A \wedge B)|C =$ _____
- (13) wire signed [3:0] A, B; 且 $A = 4'b1110$, $B = 4'b0011$, 求 $A * B =$ _____
- (14) wire [3:0] A, B; 且 $A = 4'b0011$, $B = 4'b0100$, 求 $(A \ll 1) + (B \gg 1) =$ _____
- (15) wire [3:0] A, B; 且 $A = 4'b1010$, $B = 4'b0105$, 求 $(A \& B)?4'b1111 : (A \& B) =$ _____

四、程序设计题 (本大题共 40 分)

24. 使用 Verilog HDL 实现以下功能: 根据输入信号 a, b 的大小关系, 求解两个数的差值: 输入信号 a、b 为 8bit 位宽的无符号数。高复位时输出 $c = 0$; 工作时, 如果 $a > b$, 则输出 $c = a - b$, 如果 $a \leq b$, 则输出 $c = b - a$ 。(10 分)



```
module data_minus(  
    input clk,  
    input rst_n,  
    input [7:0] a,  
    input [7:0] b,
```

```


        output reg [8:0] c
    );

    // 请在此处补充代码

endmodule

```

25. 利用有限状态机设计一个流水灯控制器，控制 4 个 LED 灯按顺序循环每间隔 1 秒钟依次点亮，状态转移关系如图所示 (15 分)



• 输入输出信号:

- clk: 时钟信号 (设时钟频率为 1MHz, 用于计时)。
- rst: 复位信号 (高电平有效, 复位到初始状态)。
- led: 4 位输出信号, 控制 4 个 LED 的亮灭 (分别对应 led[0]、led[1]、led[2]、led[3] 亮)。

```


module led_fsm(
    input clk,
    input rst,
    output reg [3:0] led
);

    // 请在此处补充代码

endmodule

```

26. 有一个缓慢变化的脉冲电平信号 A，编写一个检测程序，检测脉冲上升沿，并对接收的脉冲数量进行计数。即当 A 信号的上升沿来临时给出指示信号 rise，同时更新输出脉冲累计计数 cnt。另外，编写对应的 testbench 文件。



- 注：rise 为单脉冲信号，在相应边沿出现时的下一个时钟为高，之后恢复到 0；cnt 是 16 位宽的无符号数，rst 复位时计数清零。(15 分)

```
module pulse_detect(  
    input clk,  
    input rst,  
    input A,  
    output rise,  
    output [15:0] cnt  
);
```

// 请在此处补充设计代码

```
endmodule
```

Testbench 程序编写：

```
module pulse_detect_tb;
```

// 请在此处补充 Testbench 代码

```
endmodule
```