

安徽大学 2023—2024 学年第 一 学期  
《数字电路与逻辑设计》考试试卷（B 卷）  
（闭卷 时间 120 分钟）

考场登记表序号\_\_\_\_\_

|     |   |   |   |   |   |    |
|-----|---|---|---|---|---|----|
| 题 号 | 一 | 二 | 三 | 四 | 五 | 总分 |
| 得 分 |   |   |   |   |   |    |
| 阅卷人 |   |   |   |   |   |    |

|     |  |
|-----|--|
| 得 分 |  |
|-----|--|

一、单项选择题（共 10 分, 每题 2 分）

1. 二进制数 $(100010.10011)_2$ 对应的十进制数为\_\_\_\_\_。  
A. 34.75      B. 32.75      C. 22.45      D. 32.85
2. 用编码器对 17 个信号进行编码, 输出的二进制代码的位数是\_\_\_\_\_。  
A. 2 位      B. 5 位      C. 4 位      D. 6 位
3. 下列各项中, 是时序逻辑电路为\_\_\_\_\_。  
A. 译码器      B. 移位寄存器      C. 加法器      D. 数值比较器
4. 要构成  $32K \times 16$  位的 RAM, 需要\_\_\_\_\_片  $8k \times 8$  的 RAM 芯片。  
A. 16      B. 8      C. 4      D. 12
5. 施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声, 是因为它具有\_\_\_\_\_特性。  
A. 延时和定时      B. 计数与寄存      C. 整形与变换      D. 滞后

二、判断题（共 10 分, 每题 2 分）

|     |  |
|-----|--|
| 得 分 |  |
|-----|--|

（对的打√, 错的打×）

6. ( ) 若两个函数具有不同的逻辑表达式, 则两个逻辑函数必然不相等。
7. ( ) 共阴发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。
8. ( ) 同一种逻辑功能的触发器只能用相同的电路结构实现。
9. ( ) 避免竞争冒险的常用方法为引入选通脉冲、加输出滤波电容以及修改逻辑设计。
10. ( ) 状态简化中, 若  $S_1$ 、 $S_2$  两个状态的输出不同, 则  $S_1$ 、 $S_2$  两个状态肯定不等价。

### 三、化简画图题（共 18 分，每小题 6 分）

|     |  |
|-----|--|
| 得 分 |  |
|-----|--|

11. 利用公式法化简函数  $F = \overline{AB} + AC + \overline{CD} + \overline{BCD} + \overline{BCE} + BCF$

12. 用卡诺图法将逻辑函数  $Y = \sum m(5,6,7,8,9) + \sum d(10,11,12,13,14,15)$  化简成最简与非-与非式。

13. 已知上升沿触发的 D 触发器输入端的电压波形如图 1 所示，试画出 Q 端对应的电压波形。




图 1

### 四、分析题（本大题共 30 分，每题 15 分）

|     |  |
|-----|--|
| 得 分 |  |
|-----|--|

14. 分析图 2 所示时序电路的逻辑功能。要求分别给出驱动方程，状态转移方程，输出方程，并列出现态转移表，说明电路的逻辑功能。




图 2

15. 分析图 3 所示由集成十六进制计数器 74163 和 8 选 1 数据选择器构成的电路，写出输出 Y 和计数器  $Q_3^n Q_2^n Q_1^n Q_0^n$  之间关系的真值表，给出输出 Y 的结果，下面给出了 74163 的功能表。




图 3

74LS163功能表

| 输 入 |                 |                 |             | 状态输出              |                   |                   |   |
|-----|-----------------|-----------------|-------------|-------------------|-------------------|-------------------|---|
| CP  | $\overline{CR}$ | $\overline{LD}$ | $CT_P CT_T$ | $D_3 D_2 D_1 D_0$ | $Q_3 Q_2 Q_1 Q_0$ |                   |   |
| ┐   | 0               | x               | x           | x                 | x                 | 0                 | 0 |
| ┐   | 1               | 0               | x           | x                 | $d_3 d_2 d_1 d_0$ | $d_3 d_2 d_1 d_0$ |   |
| ┐   | 1               | 1               | 1           | 1                 | x                 | 计 数               |   |
| x   | 1               | 1               | 0           | x                 | x                 | 保 持               |   |
| x   | 1               | 1               | x           | 0                 | x                 | 保 持               |   |

### 五、设计题：（本大题共 32 分，每题 16 分）

得 分

16. 用上升沿 JK 触发器设计一个按自然态序进行计数的可控模值同步加法计数器，当 M=0 时为 7 进制，

当 M=1 时为 5 进制。

要求：（1）分析设计要求，建立原始状态图和状态表；

（2）求出最简激励函数；

（3）系统要求有自启动功能；

17. 试用中规模集成十六进制同步计数器 74LS161，接成一个模 13 的计数器，可附加必要的门电路，要求初始状态为 0001，画出完整的状态转换图。

74LS161 功能表

| 清零               | 预置              | 使能 |    | 时钟 | 预置数据  |       |       |       | 输出      |         |         |         |
|------------------|-----------------|----|----|----|-------|-------|-------|-------|---------|---------|---------|---------|
| $\overline{R_D}$ | $\overline{LD}$ | EP | ET | CP | $D_3$ | $D_2$ | $D_1$ | $D_0$ | $Q_3^n$ | $Q_2^n$ | $Q_1^n$ | $Q_0^n$ |
| 0                | x               | x  | x  | x  | x     | x     | x     | x     | 0       | 0       | 0       | 0       |
| 1                | 0               | x  | x  | ┐  | D     | C     | B     | A     | D       | C       | B       | A       |
| 1                | 1               | 0  | x  | x  | x     | x     | x     | x     | 保持      |         |         |         |
| 1                | 1               | x  | 0  | x  | x     | x     | x     | x     | 保持      |         |         |         |
| 1                | 1               | 1  | 1  | ┐  | x     | x     | x     | x     | 计数      |         |         |         |

