6.7 实验七 计数器与分频器

1. 实验介绍

在本次实验中,我们将使用 Verilog HDL 语言实现计数器和分频器的设计和仿真。

2. 实验目标

- 深入了解计数器和分频器的原理。
- 学习使用 Logisim 绘制计数器原理图。
- 学习使用 Verilog 语言设计实现同步计数器和分频器。

3. 实验原理

1) 计数器

计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器所能记忆脉冲的最大数目称为该计数器的模,用 M 表示。构成计数器的核心元件是触发器。图 6.7.1 所示为 3 位同步模 8 计数器逻辑图,它由 3 个 JK 触发器组成。所有触发器的时钟都与同一个时钟脉冲源连接在一起,每一个触发器的状态变化都与时钟脉冲同步,计数器的模 $M=2^3=8$ 。(注:各触发器工作前要清 0)。表 6.7.1 是模 8 计数器的状态转移表。




图 6.7.1 计数方式构成的同步模 8 计数器

人 6.7.1 侯 6 月 效船的状态科物衣													
时钟	PS(现态)		NS (次态)			时钟	PS(现态)			NS (次态)			
个数	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	个数	Q_2	Q_1	Q_0	Q ₂	Q_1	Q_0
1	0	0	0	0	0	1	5	1	0	0	1	0	1
2	0	0	1	0	1	0	6	1	0	1	1	1	0
3	0	1	0	0	1	1	7	1	1	0	1	1	1
4	0	1	1	1	0	0	8	1	1	1	0	0	0
							9 (循环)	0	0	0	0	0	1

表 6.7.1 模 8 计数器的状态转移表

● 接口定义:

a) 同步模 8 计数器

提示: 本实验需要实例化 JK 触发器、以及七段数字显示管,可以自行添加防抖功能

● XDC 文件配置:

变量	CLK	RST_n	oQ[0]~[2]	oDisplay[0]~[6]
N4 板上的 管脚	CLK	BTNU (M18)	LD0~2	CA(T10)、CB(R10)、CC(K16)、
	(E3)		(н17、	CD(K13)、CE(P15)、CF(T11)、
			K15、J13)	CG(L18)

2) 分频器

每一个计数器的脉冲输出频率等于其输入时钟频率除以计数模值,因此我们可以很容易地利用计数器由一个输入时钟信号获得分频后的时钟信号,这种应用称为分频。在本实验中,要求同学采用 Verilog HDL 行为描述方法设计一个分频器。

● 接口定义:

```
module Divider (
    input I_CLK, //输入时钟信号,上升沿有效
    input Rst, //复位信号,高电平有效
    output O_CLK //输出时钟
);
```

注:在 module 中使用 parameter 语句,使该分频器的默认分频倍数为 20。

● XDC 文件配置:

变量	I_CLK	Rst	O_CLK		
N4 板上的管脚	CTK (E3)	BTNU (M18)	LD0 (H17)		

4. 实验步骤

- 1.用 logicsim 画出同步模 8 电路原理图,验证逻辑。
- 2. 新建 Vivado 工程,编写各个模块。
- 3.用 ModelSim 仿真测试各模块。
- 4. 配置 XDC 文件,综合下板,并观察实验现象。
- 5. 按照要求书写实验报告。