

## इलेक्ट्रॉनिकी

---

### पाठ्य पुस्तक के प्रश्न एवं उत्तर

#### बहुचयनात्मक प्रश्न

प्रश्न 1. परमशून्य ताप पर नैज जर्मेनियम और नैज सिलिकॉन होते हैं-

- (अ) अतिचालक
- (ब) अच्छे अर्धचालक
- (स) आदर्श कुचालक
- (द) चालक

उत्तर: (स) आदर्श कुचालक

प्रश्न 2. कुचालक में संयोजकता बैंड और चालन बैंड के मध्य वर्जित ऊर्जा अन्तराल निम्नलिखित कोटि का होता है।

- (अ) 1 eV
- (ब) 6 eV
- (स) 0.1 eV
- (द) 0.01 eV

उत्तर: (ब) 6 eV

प्रश्न 3. नैज सिलिकॉन में कक्ष ताप पर आवेश वाहकों की प्रति एंकाक आयतन संख्या  $1.6 \times 10^{16}/\text{m}^3$  है। यदि इलेक्ट्रॉन की गतिशीलता संख्या  $1.6 \times 10^{16}/\text{m}^3$  है। यदि इलेक्ट्रॉन की गतिशीलता  $0.15 \text{ m}^2 \text{ V}^{-1}\text{s}^{-1}$  तथा होल गतिशीलता  $0.05 \text{ m}^2 \text{ V}^{-1}\text{s}^{-1}$  है तब सिलिकॉन की चालकता ( $\Omega^{-1} \text{ m}^{-1}$  में) है।

- (अ)  $1.28 \times 10^{-4}$
- (ब)  $3.84 \times 10^{-4}$
- (स)  $5.12 \times 10^{-4}$
- (द)  $2.14 \times 10^{-4}$

उत्तर: (स)  $5.12 \times 10^{-4}$

$$\text{एंकांक आयतन संख्या } (n) = 1.6 \times 10^{16}/\text{m}^3$$

$$\text{इलेक्ट्रॉन की संख्या } (\mu_e) = 0.150 \text{ m}^2 \text{ V}^{-1}\text{s}^{-1}$$

$$\text{होल गतिशीलता } (\mu_h) = 0.050 \text{ m}^2 \text{ V}^{-1}\text{s}^{-1}$$

$$\begin{aligned}
 \text{चालकता } (\sigma) &= e_n (\mu_e + \mu_h) \\
 &= 1.6 \times 10^{-19} \times 1.6 \times 10^{16} \\
 &\quad [0.150 + 0.050] \\
 &= 2.56 \times 10^{-3} \times 0.2 \\
 &= 0.512 \times 10^{-3} \\
 &= 5.12 \times 10^{-4}
 \end{aligned}$$

प्रश्न 4. एक NPN ट्रांजिस्टर को प्रवर्धक की तरह उपयोग में लाया जा रहा है तो-

- (अ) इलेक्ट्रॉन आधार से संग्राहक की ओर चलते हैं।
- (ब) होल उत्सर्जक से आधार की ओर चलते हैं।
- (स) होल आधार से उत्सर्जक की ओर चलते हैं।
- (द) इलेक्ट्रॉन उत्सर्जक से आधार की ओर चलते हैं।

उत्तर: (द) इलेक्ट्रॉन उत्सर्जक से आधार की ओर चलते हैं।

प्रश्न 5. संलग्न चित्र में दिये गये परिपथ के लिये बूलीय समीकरण होगा।



- (अ)  $Y = A + \bar{B}$
- (ब)  $Y = \bar{A} + B$
- (स)  $Y = \bar{A} + \bar{B}$
- (द)  $Y = \bar{A} \cdot B$

उत्तर: (स)

$$\bar{A} + \bar{B} = Y \text{ (चूँकि A के आगे NOT के कारण } \bar{A} \text{)}$$

प्रश्न 6. किसी 'एन्ड द्वार' के लिये तीन क्रमशः A, B व C है तो इसका निर्गत Y होगी

- (अ)  $Y = A.B + C$
- (ब)  $Y = A + B + C$
- (स)  $Y = A + B.C$
- (द)  $Y = A.B.C$

उत्तर: (द)  $Y = A.B.C$

प्रश्न 7. किसी ट्रांजिस्टर के उभयनिष्ठ आधार परिपथ में धारा प्रवर्धन गुणांक 0.95 है। जब उत्सर्जक धारा 2 mA है तब आधार धारा है।

- (अ) 0.1 mA
- (ब) 0.2 mA
- (स) 0.19 mA
- (द) 1.9 mA

उत्तर: (अ) 0.1 mA

उभयनिष्ठ आधार परिपथ में धारा प्रवर्धन गुणांक ( $\alpha$ ) = 0.95

$$I_E = 2\text{mA}$$

$$I_B = ?$$

$$\alpha = \frac{I_C}{I_E}$$

$$\therefore I_C = \alpha \times I_E = 0.95 \times 2\text{mA} = 1.9\text{mA}$$

$$I_E = I_b + I_C$$

$$2\text{mA} = I_b + 1.9\text{mA}$$

$$\therefore I_B = 2\text{mA} - 1.9\text{mA} \\ = 0.1\text{mA}$$


प्रश्न 8. जर्मेनियम में वर्जित ऊर्जा अन्तराल लगभग 0.7 eV है। वह तरंग दैर्घ्य जिसका अवशोषण जर्मेनियम प्रारंभ करता है, लगभग है।

- (अ) 35000 Å
- (ब) 17700 Å
- (स) 25000 Å
- (द) 51600 Å

उत्तर: (ब) 17700 Å

$$\begin{aligned} \text{तरंगदैर्घ्य} \quad \lambda_{\max} &= \frac{1242}{E_g \text{ eV}} \text{ nm} \\ &= \frac{1242}{0.7} \text{ nm} \\ &= 1774.28 \text{ nm} \\ &= 17742.8 \text{ Å} \\ &\approx 17700 \text{ Å} \end{aligned}$$

प्रश्न 9. चित्र में प्रदर्शित दो NAND द्वारों में प्राप्त तर्क द्वार है



- (अ) AND द्वार
- (ब) OR द्वार
- (स) XOR द्वार
- (द) NOR द्वार

उत्तर: (अ) AND द्वार

प्रश्न 10. दो सर्वसम PN संधियाँ एक बैटरी के साथ श्रेणीक्रम में चित्र के अनुसार जोड़ी जा सकती है किन संधियों के लिए विभव पतन बराबर है।

- (अ) परिपथ 1 व 2 में
- (ब) परिपथ 2 व 3 में
- (स) परिपथ 3 व 1 में
- (द) केवल परिपथ 1 में

उत्तर: (ब) परिपथ 2 व 3 में

### अति लघूत्तरात्मक प्रश्न

प्रश्न 1. संधि डायोड में विसरण धारा की दिशा क्या होती है?

उत्तर: संधि डायोड में विसरण धारा की दिशा P-क्षेत्र से N क्षेत्र की ओर होती है।

प्रश्न 2. ट्रांजिस्टर के लिये धारा प्रवर्धन गुणों का  $\alpha$  व  $\beta$  में सम्बन्ध लिखिये।

उत्तर:

$$\beta = \frac{\alpha}{1 - \alpha}$$

प्रश्न 3. क्या किसी अनअभिनत P-N संधि पर उपस्थित रोधिका विभव को संधि के सिरों के मध्य वोल्टमीटर जोड़ कर नापा जा सकता है?

उत्तर: नहीं।

प्रश्न 4. ओर द्वार के लिये सत्यता सारणी बनाईये।

उत्तर:

A	B	$A + B = y$
0	0	0
0	1	1
1	0	1
1	1	1

प्रश्न 5. उस तर्क द्वार का नाम लिखिये जिसमें निर्गत तब ही 1 होता है जब सभी निवेशी 1 होते हैं।

उत्तर: यह केवल AND गेट में ही होगा।

प्रश्न 6. ट्रांजिस्टर को प्रवर्धक के रूप में काम लाने के लिये कौनसी संधि पश्च बायासित की जाती है?

उत्तर: आधार-संग्राहक संधि

प्रश्न 7. उस ट्रांजिस्टर के लिये  $\alpha$  का मान क्या होगा जिसके लिये  $\beta = 19$  है?


उत्तर:

$$\beta = 19$$

$$\beta = 19$$

$$\alpha = \frac{\beta}{1 + \beta} = \frac{19}{1 + 19} = \frac{19}{20}$$
$$= \frac{1.9}{2} = 0.95$$

प्रश्न 8. चित्र में प्रदर्शित डायोड किस अभिनति में है?



उत्तर: घनात्मक सिरा ऋणात्मक विभव से तथा ऋणात्मक सिरा घनात्मक वेग है इसलिये संधि पश्च अभिनति में है।

लघूत्तरात्मक प्रश्न

प्रश्न 1. दिष्टकरण क्या है? सेतु तरंग दिष्टकारी का परिपथ चित्र बनाईय।


**उत्तर:** P-n डायोड का दिष्टकारी के रूप में उपयोग  
(Uses of p-n-Junction diode as Rectifier)

प्रत्यावर्ती धारा (alternating current) को दिष्ट धारा (direct current) में बदलने की क्रिया दिष्टकरण (rectification) कहलाती है। और इसके लिए प्रयुक्त उपकरण दिष्टकारी (rectifier) कहलाता है।


जैसा कि हम पीछे पढ़ चुके हैं कि अग्र अभिनत अवस्था में p-n सन्धि सुचालक की तरह और उत्क्रम अभिनत अवस्था में कुचालक की तरह व्यवहार करती है। अग्र अभिनत अवस्था में अग्र धारा के मार्ग में p-n सन्धि डायोड बहुत कम प्रतिरोध और उत्क्रम अभिनत अवस्था में उत्क्रम धारा के मार्ग में काफी अधिक प्रतिरोध (लगभग  $10^5 \Omega$ ) लगाता है। इसी गुण का लाभ उठाकर p-n सन्धि डायोड का उपयोग दिष्टकारी के रूप में किया जाता है। डायोड वाल्व की भाँति p-n डायोड भी दो प्रकार से दिष्टकारी के रूप में कार्य करता है-

- (1) अर्धतरंग दिष्टकारी
- (2) पूर्णतरंग दिष्टकारी
- (3) पूर्णतरंग सेतु दिष्टकारी

पूर्णतरंग सेतु दिष्टकारी (Full wave Bridge Rectifier Input) – जैसा कि नाम से प्रदर्शित है कि इस प्रकार दिष्टकारी प्रत्यावर्ती धारा के पूर्ण चक्कर को दिष्टधारा में परिवर्तित करता है। इस प्रकार के पूर्ण तरंग दिष्टकारी में मध्य निष्कासी ट्रांसफार्मर का होना आवश्यक नहीं होता है पर यहाँ दो डायोड के स्थान पर चार सन्धि डायोड प्रयोग किये जाते हैं। यह चारों डायोड के ब्रिज के रूप में प्रयोग किये जाते हैं। जिसका परिपथ आरेख निम्न प्रकार व्यवस्थित किया जाता है।




धनात्मक चक्र के लिए



चित्र 16.36 (सेतु दिष्टकारी परिपथ)

निवेशी प्रत्यावर्ती विभव को साधारण ट्रांसफॉर्मर की द्वितीय कुण्डली पर लगाया जाता है। निवेशी विभव के धनात्मक अर्धचक्र में द्वितीयक कुण्डली का सिरा A धनात्मक एवं B ऋणात्मक होता है तो डायोड  $D_1$  व  $D_3$  अग्रअभिनत तथा डायोड  $D_2$  व  $D_4$  उत्क्रम अभिनत अवस्थाओं में होते हैं। धारा चित्र के अनुसार बहती है, डायोड  $D_2$  व  $D_4$  में चालन नहीं होता है।


जब निवेशी विभव के ऋणात्मक अर्धचक्र में द्वितीयक कुण्डली का सिरा A ऋणात्मक व सिरा B धनात्मक होता है तब डायोड  $D_2$  व  $D_4$  अग्रअभिनत तथा डायोड  $D_1$  व  $D_3$  उत्क्रम अभिनत में होते हैं। अवधारा B से प्रारम्भ हो कर प्रदर्शित चित्र के अनुसार प्रवाहित होती है। इस प्रकार स्पष्ट है कि सेतु दिष्टकारी में किसी भी समय केवल दो सन्धि डायोड ही धारा प्रवाह में योगदान देते हैं व शेष दो डायोड चालन नहीं करते हैं। किन्तु लोड प्रतिरोध में धारा प्रत्येक चक्र में P से Q की ओर बहती है। इस कारण यह एक वैशिक होती है व  $R_L$  पर निर्गत विभव दिष्ट प्रकृति का होता है। इस निर्गत विभव का प्रतिरूप भी पूर्ण तरंग दिष्टकारी के लिये प्राप्त प्रतिरूप के समान होता है। जोकि निम्न प्रकार होता है।




#### • नियत दिष्टधारा प्राप्त करने के लिये फिल्टर परिपथ-

पूर्ण तरंग दिष्टकारी से प्राप्त दिष्टकृत वोल्टता अर्ध-ज्यावक्रीय | आकृति की होती है। यद्यपि यह एकदिशीय (Unidirectional) होती है परन्तु इसका मान स्थायी नहीं होता है। D.C. वोल्टता के साथ कुछ A.C. वोल्टता की उर्मिका (ripples) भी उपस्थित रहती हैं। शुद्ध D.C. वोल्टता प्राप्त करने के लिए हम इन A.C. उर्मिकाओं का उन्मूलन (removal) करते हैं। उन्मूलन करने के लिए प्रयुक्त परिपथ (filter circuit) को फिल्टर परिपथ कहते हैं। फिल्टर करने के लिये निर्गत टर्मिनलों के सिरो पर कोई संधारित्र लगा देते हैं या  $R_L$  के श्रेणीक्रम में कोई भी प्रेरक लगा देते हैं।





(संधारित्र फिल्टर की क्रिया)



(संधारित्र निवेश फिल्टर के साथ शुद्ध D.C. वोल्टता)

चित्र 16.38

प्रश्न 2. ट्रांजिस्टर में उत्सर्जक एवं संग्राहक की तुलना में आधार को बहुत पतला क्यों बनाया जाता है?


उत्तर: क्योंकि कम-से-कम धारा वाहक सन्धि में व्याप्त हो सके।

प्रश्न 3. आदर्श PN संधि डायोड के लिये संपूर्ण  $I - V$  अभिलाक्षणिक वक्र बनाइये। अग्र बायस अवस्था में गतिक प्रतिरोध परिभाषित कीजिये।

उत्तर:

सन्धि डायोड एवं उसके विभव धारा अभिलाक्षणिक (p-n Junction Diode and its Voltage current Characteristics)

जैसा कि पिछले अनुच्छेद में हम पढ़ चुके हैं कि अग्र अभिनति लगाने पर p-n सन्धि तल सुचालक की भाँति और उत्क्रम-अभिनति लगाने पर कुचालक (insulator) की भाँति व्यवहार करता है। स्पष्ट है कि



चित्र 16.25

सन्धि तल एक डायोड वाल्व की तरह व्यवहार करता है अर्थात् सन्धि तल से धारा तभी बहती है जब p-n सन्धि का p सिरा बैटरी के धन-ध्रुव से और n सिरा बैटरी के ऋण-ध्रुव से सम्बद्ध होता है, इसकी विपरीत वोल्टता होने पर सन्धि तल से कोई धारा नहीं बहती है। इस प्रकार “p-n सन्धि के रूप में प्राप्त व्यवस्था को अर्ध-चालक डायोड कहते हैं।” व्यवहार में p व n प्रकार के दो अलग-अलग क्रिस्टल न जोड़कर एक ही अर्ध-चालक पट्टी के एक सिरे पर ग्राही (acceptor) प्रकार की और दूसरे सिरे पर दाता (donor) प्रकार की अशुद्धि मिलाकर p-n सन्धि अर्थात् अर्ध-चालक डायोड बनाते हैं। अर्ध-चालक डायोड की वास्तविक रचना चित्र 16.25 (a) व सैद्धान्तिक रचना चित्र 16.25 (b) में प्रदर्शित की गई है।

**प्रश्न 4. तर्क द्वार से आप क्या समझते हैं। XOR द्वार का प्रतीक चिन्ह बनाते हुए इसकी सत्यता सारणी दीजिये।**

**उत्तर:** X-OR द्वार (X-OR Gate) – इस गेट में भी दो इनपुट तथा एक आउटपुट होता है जो निम्न वूलीय व्यंजकद्वारा प्राप्त किया जाता है।

$$A \oplus B = y$$

इस द्वार में निर्गत तभी प्राप्त होता है जब निवेशी चरो A व B में से केवल एक ही अवस्था में है। यदि दोनों ही चर 0 है अथवा 1 है तो निर्गत 0 प्राप्त होता है। अतः सत्यता सारिणी नीचे दिये अनुसार प्रदर्शित होती है।

A	B	$A \oplus B = y$
0	0	0
0	1	1
1	0	1
1	1	0

इस द्वार को निम्न चित्रे द्वारा प्रदर्शित किया जाता है।



**चित्र 16.88 XOR का प्रतीक**


सत्यता सारणी के अनुसार इसका आउटपुट निम्न वूलीय सूत्र में परिवर्तित हो जाता है।

$$Y = A \oplus B = A\bar{B} + \bar{A}B$$

सारणी का रूप—

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$	$\bar{A}B$	$\bar{A}\bar{B} + \bar{A}B$
0	0	1	1	0	0	0
1	0	0	1	1	0	1
0	1	1	0	0	1	1
1	1	0	0	0	0	1


अतः वूलिय व्यंजक  $\bar{A}\bar{B} + \bar{A}B$  का उपयोग करके X-OR गेट का निर्माण निम्न प्रकार किया जाता है जो चित्र में प्रदर्शित है।



चित्र 16.89 XOR का प्रतीक

### विशेष तथ्य

“एकीकृत परिपथ वह परिपथ है जिसमें परिपथ के अवयव (components) जैसे प्रतिरोधक, संधारित्र, डायोड एवं ट्रान्जिस्टर आदि एक छोटी अर्ध-चालक चिप के स्वतः भाग (automatically parts) होते हैं।”



चित्र 16.90

इसका अर्थ यह हुआ कि एक एकीकृत परिपथ में अनेकों परिपथ अवयव जैसे प्रतिरोधक, संधारित्र, प्रेरकत्व, डायोड, ट्रान्जिस्टर, लॉजिक गेट आदि होते हैं और वे सब आन्तरिक रूप से जुड़े होते हैं तथा ये

सब एक बहुत छोटे पैकेज में बन्द होते हैं। एकीकृत परिपथ के विभिन्न अवयव एक छोटी अर्ध-चालक चिप (semiconductor chip) पर उत्पन्न किये जाते हैं और अन्तःसम्बन्धित किये जाते हैं।

चित्र 16.90 (a), 0.05 cm मोटाई का पतला सिलिकॉन क्रिस्टल का टुकड़ा (slice) है। इसे 'सिलिकॉन टिकिया' (silicon wafer) कहते हैं। इसका व्यास 2.5 cm से 10 cm की परास में हो सकता है।

चित्र 16.90 (b) भाग 50 mil × 50 mil आकार की छोटी सिलिकॉन टिकिया होती है। इसी छोटे साइज की टिकिया को 'सिलिकॉन चिप' (silicon chip) कहते हैं। इसी छोटे आकार की सिलिकॉन चिप पर परिपथ के अनेकों अवयव जैसे-प्रतिरोधक, प्रेरकत्व, संधारित्र, डायोड, ट्रान्जिस्टर, लॉजिक गेट आदि उत्पन्न कर लिये जाते हैं। उदाहरण के लिए, 6.5 mil × 4 mil आकार के स्थान A में ट्रान्जिस्टर उत्पन्न किया जा सकता है। 4.5 mil × 4mil आकार के क्षेत्र B में डायोड बनाया जा सकता है। 12 mil × 2 mil आकार के क्षेत्र में एक प्रतिरोधक बनाया जा सकता है। एक विशेष परिपथ की तरह व्यवहार करने के लिए सभी अवयव आन्तरिक रूप से जोड़ दिये जाते हैं।

चित्र 16.90 (c), सिलिकॉन चिप के खोल (mounting of silicon chip into casing) को व्यक्त करता है। खोल में प्रदर्शित पिन आन्तरिक रूप से एकीकृत परिपथ से सम्बद्ध रहते हैं और पिनों के बाहरी सिरे बाह्य संयोजन के लिए प्रयोग किये जाते हैं।

**चिप पर उपस्थित अवयवों की संख्या के आधार पर एकीकृत परिपथ निम्न वर्गों में विभक्त किये गये हैं-**

1. स्माल स्केल इण्टीग्रेशन (S.S.I.) – परिपथ अवयवों की संख्या  $\leq 10$
2. मीडियम स्केल इण्टीग्रेशन (M.S.I.), परिपथ अवयवों की संख्या  $\leq 100$
3. लॉर्ज स्केल इण्टीग्रेशन (L.S.I.), परिपथ अवयवों की संख्या  $\leq 1000$
4. वेरी लॉर्ज स्केल इण्टीग्रेशन (V.L.S.I.), परिपथ अवयवों की संख्या  $\leq 1000$

**एकीकृत परिपथ बनाने में निम्न प्रक्रियाएँ शामिल हैं-**

(i) **एपीटैक्सियल ग्रोथ (Epitaxial Growth)** – इस प्रक्रिया में आवश्यकतानुसार n-प्रकार या p-प्रकार की परत सिलिकॉन चिप पर प्राप्त की जाती है।

(ii) **ऑक्सीकरण (Oxidation)** – सिलिकॉन चिप पर उसके विभिन्न भागों को विद्युततः विलग रखने के लिए अचालक  $\text{SiO}_2$  की परत बनाने के लिए यह प्रक्रिया अपनायी जाती है।

(iii) **फोटोलिथो ग्राफ (Photolitho graph)**- इस प्रक्रिया द्वारा सिलिकॉन चिप पर विभिन्न अवयवों को उत्पन्न करने के लिए उनके क्षेत्रों का प्रकाशतः चयन किया जाता है।

(iv) **विभिन्न अशुद्धियों का विसरण (Diffusion of Different Impurities)**-सिलिकॉन चिप पर विभिन्न युक्तियों की संरचना के लिए इस प्रक्रिया का उपयोग किया जाता है।

(v) **धातुकरण (Metallisation)**- इस प्रक्रिया द्वारा एकीकृत परिपथ के विभिन्न अवयवों का आन्तरिक संयोजन करने के लिए चिप पर धातु की पतली फिल्म चढ़ायी जाती है।

### **परम्परागत इलेक्ट्रॉनिक परिपथों की तुलना में एकीकृत परिपथ के लाभ (Advantages of Integrated Circuits over Conventional Electronic Circuits)-**

1. संयोजनों की संख्या कम होने के कारण ये उच्च स्तर की विश्वसनीयता रखते हैं।
2. चूँकि एक ही अर्ध-चालक चिप पर अनेक अवयव तैयार कर लिए जाते हैं अतः इनका आकार अत्यन्त छोटा होता है।
3. इनका आकार ओटा होने के कारण इनका भार बहुत कम होता है।
4. इनकी कुल लागत बहुत कम होती है।
5. प्रचालन हेतु इन्हें कम शक्ति की आवश्यकता होती है।

### **परम्परागत इलेक्ट्रॉनिक परिपथों की तुलना में एकीकृत परिपथों की सीमाएँ (Limitations of Integrated Circuits over Conventional Circuits)-**


1. यदि एकीकृत परिपथ का कोई अवयव खराब हो जाता है। तो पूरी IC बदलनी पड़ती है।
2. 10 Watt से अधिक शक्ति वाले एकीकृत परिपथ बनाना सम्भव नहीं है।
3. एकीकृत परिपथों में एक ही अर्ध-चालक चिप पर प्रेरक (inductors) एवं ट्रांसफॉर्मर (transformers) उत्पन्न करना सम्भव नहीं है। ये अवयव अर्ध-चालक चिप में बाहर से संयोजित किये जाते हैं।

### **एकीकृत परिपथों के उपयोग (Uses of Integrated Circuits)-**

1. टेलीविजन, रेडियो, वीडियो कैसिट रिकॉर्डर एवं कम्प्यूटर बनाने में एकीकृत परिपथों का व्यापक रूप से उपयोग किया जाता है।
2. एकीकृत परिपथों की बड़े पैमाने पर उपलब्धता ने ही बाजार में कम्प्यूटरों की उपलब्धता बढ़ाई है।

### **प्रश्न 5. ट्रांजिस्टर आधारित NOT द्वार का परिपथ चित्र बनाईये तथा इसकी सत्यता सारिणी दीजिये।**

**उत्तर:** NOT गेट या NOT द्वारक (NOT Gate) – NOT गेट वह लॉजिक परिपथ (या लॉजिक गेट) है जिसमें केवल एक निवेशी होता है और एक ही निर्गत होता है। NOT गेट की लॉजिक चिह्न 16.76 में प्रदर्शित किया गया है जिसमें A निवेशी है तथा Y निर्गत है। NOT गेट में यदि निवेशी 0 अवस्था में होता है तो निर्गत अवस्था 1 में होता है और यदि निवेशी अवस्था 1 में होता है तो निर्गत अवस्था 0 में होता है। इस प्रकार NOT गेट निवेशी के सापेक्ष निर्गत के अर्थ को व्युत्क्रमित करता है, इसलिए NOT गेट को 'व्युत्क्रम' या 'इनवर्टर गेट' (inverter gate) भी कहा जाता है।



चित्र 16.76

NOT गेट की सत्यता सारणी नीचे दी जा रही है—


निवेशी (A)	निर्गत Y ( $= \bar{A}$ )
0	1
1	0

सत्यता सारणी को संक्षिप्त रूप में बूलियन व्यंजक द्वारा प्रदर्शित किया जा सकता है। NOT गेट के लिए बूलियन व्यंजक निम्नलिखित होता है—

जहाँ  $\bar{A}$  का अर्थ है कि A व्युत्क्रमित (reversible) है। यहाँ पर A = 0 या 1 तथा Y = 1 या 0 है।

NOT गेट को व्यवहार में प्राप्त करना (Realisation of NOT Gate) – NOT गेट को डायोडों की सहायता से प्राप्त करना सम्भव नहीं है। इसे प्राप्त करने के लिए ट्रांजिस्टर का उपयोग किया जाता है। NOT गेट को चित्र 16.77 में प्रदर्शित परिपथ के अनुसार ट्रांजिस्टर की सहायता से प्राप्त किया जा सकता है।

$R_B$  तथा  $R_C$  के मान ऐसे चुने जाते हैं कि जब अवस्था 1 के संगत वोल्टेज (5 V) आधार पर लगाया जाता है तो संग्राहक धारा (collector current) का मान अधिक होता है, Y पर वोल्टेज का मान गिर जाता है और आधार-संग्राहक सन्धि अग्र अभिनत होती है।




चित्र 16.77

जब A को 0 से सम्बन्धित किया जाता है तो आधार-संग्राहक सन्धि तथा उत्सर्जक-आधार सन्धि दोनों पश्च अभिनत (reverse biased) हो जाती हैं, अतः आधार धारा एवं संग्राहक धारा दोनों शून्य होती हैं। इस समय ट्रांजिस्टर को संस्तब्ध विधा (cutoff mode) में कहा जाता है। तथा निर्गत Y पर वोल्टेज 5 V होता है जो कि अवस्था 1 के संगत है। इस प्रकार जब A = 0 तो Y = 1 होता है।

जब A को 1 से सम्बन्धित किया जाता है तो ट्रान्जिस्टर संतृप्ति विधा (saturation mode) में होता है और  $R_C$  के सिरो पर लगभग 5 V का वोल्टेज होता है जो 5 V की बैटरी के विपरीत होता है, अतः Y का वोल्टेज लगभग शून्य होता है जो अवस्था 0 के संगत होता है। इस प्रकार जब  $A = 1$  तो  $Y = 0$ .

इस प्रकार NOT गेट की सत्यता सारणी सन्तुष्ट हो जाती है।

**प्रश्न 6.** चित्र में दिये गये तार्किक परिपथ के लिये बूलीय व्यंजक लिखिये। इस परिपथ के लिये सत्यता सारणी भी बनाइये।।




**उत्तर:**

**बूलीय व्यंजक—**  $\bar{A} + \bar{B} = y$

A	B	$\bar{A}$	$\bar{B}$	y
0	0	1	1	1
0	1	1	0	1
1	0	0	1	1
1	1	0	0	0


**प्रश्न 7.** जेनर डायोड द्वारा वोल्टता नियमन के लिये काम आने वाले परिपथ का चित्र बनाइकर इसकी प्रक्रिया संक्षेप में समझाइये।

**उत्तर: जेनर डायोड (Zener Diode)** – p-n सन्धि डायोड को उचित रूप (properly) से डोपिंग (अर्ध-चालक में अशुद्धि मिलाना) करके ऐसा डायोड निर्मित किया जाता है जो भंजन वोल्टता क्षेत्र में ही कार्य कर सके, ऐसे डायोड को भंजक डायोड या जेनर डायोड कहते हैं। एक p-n सन्धि डायोड जब उत्क्रम अभिनत अवस्था में हो तो निश्चित मान की वोल्टता पर धारा के मान में एक उच्च मान तक अचानक वृद्धि दर्शायी जाती है, इस विभव को भंजक वोल्टता अथवा जेनर वोल्टता (Zener voltage) कहते हैं। यह उच्च मान की धारा साधारण p-n सन्धि को नष्ट कर सकती है। इस डायोड का नाम वैज्ञानिक के सम्मान में उसी के नाम पर 'जेनर डायोड' (Zener Diode) रखा गया। इसका सांकेतिक निरूपण चित्र 16.39 (a) में दिखाया गया है। जेनर डायोड की परिभाषा अन्ततः इस प्रकार कर सकते हैं, "विशेष रूप से बनाया गया (specially designed) ऐसा सन्धि डायोड, जो उत्क्रम भंजक वोल्टता क्षेत्र में लगातार बिना नष्ट हुए कार्य कर सके, जेनर डायोड या भंजक डायोड कहलाता है।"



चित्र 16.39 (a)

**जेनर डायोड बनाना (Construction of Zener Diode)** – जेनर डायोड इस प्रकार बनाया जाता है कि इसके लिए जेनर वोल्टता का मान काफी कम हो जाये। ऐवलांश भंजन प्रक्रिया (Avalanche breakdown process) आरोपित विद्युत क्षेत्र पर निर्भर करती है। अतः सन्धि-परत (junction layer) की मोटाई, जिस पर विद्युत क्षेत्र लगाया जाता है, बदलकर जेनर डायोड की रचना की जाती है।




चित्र 16.39

जेनर डायोड बनाने के लिए अर्धचालक पदार्थ (Ge या Si) में सन्धि के दोनों ओर p व n प्रकार की अशुद्धियों का उच्च घनत्व (high density) मिलाने से अवक्षय परत (depletion layer) की चौड़ाई बहुत कम ( $< 10^{-6}\text{m}$ ) तथा कम वोल्टता (5 V) लगाने पर भी वैद्युत क्षेत्र बहुत अधिक (लगभग  $5 \times 10^6 \text{ Vm}^{-1}$ ) हो जाता है। इस अभिलाक्षण के कारण जेनर डायोड की भंजक वोल्टता 6 V से कम हो जाती है।

जेनर डायोड की भंजक क्षेत्र में सामान्य क्रिया के लिए इसके श्रेणी क्रम में एक प्रतिरोध R लगाकर (चित्र 16.39 (b)) धारा को सीमित कर दिया जाता है ताकि उत्पन्न शक्ति जेनर डायोड की सहनशीलता की सीमा को पार न कर सके।

जेनर डायोड के अभिलाक्षणिक वक्र-जेनर डायोड का परिपथ आरेख साधारण डायोड की भाँति ही होता है। जेनर डायोड के अभिलाक्षणिक वक्र चित्र 16.40 में प्रदर्शित हैं।



चित्र 16.40 जेनर डायोड के अभिलाक्षणिक वक्र



(i) जब जेनर डायोड को अग्र अभिनत करते हैं तो V-1 ग्राफ साधारण डायोड की भाँति ही मिलता है, परन्तु जेनर डायोड को अग्र अभिनति में प्रयोग नहीं करते हैं।

(ii) जेनर डायोड सदैव उत्क्रम अभिनति (reverse biasing) में प्रयोग में लाया जाता है। उत्क्रम अभिनत करने पर इसमें एक सूक्ष्म उत्क्रम धारा बहती है। यह धारा एक निश्चित वोल्टता तक लगभग नियत रहती है तथा इसके पश्चात् धारा तेजी से बढ़ती है तथा उत्क्रम अभिलक्षण वक्र धारा अक्ष के लगभग समान्तर हो जाता है। यही उत्क्रम वोल्टता, जो धारा अक्ष के समान्तर वक्र के रेखीय भाग के संगत होती है, जेनर वोल्टता कहलाती है।


भंजक वोल्टता पर धारा का तेजी से बढ़ना-उत्क्रम धारा अल्पसंख्यक आवेश वाहक (minority charge carriers) के कारण बहती है। अल्पसंख्यक इलेक्ट्रॉन p-क्षेत्र से n-क्षेत्र की ओर तथा होल n-क्षेत्र से p-क्षेत्र की ओर गति करते हैं। जैसे-जैसे उत्क्रम अभिनति ( $V_R$ ) का मान बढ़ता है, सन्धि तल पर विद्युत क्षेत्र का मान भी बढ़ जाता है और जब इसका मान  $V_Z$  के बराबर (अर्थात्  $V_R = V_Z$ ) हो जाता है तो विद्युत क्षेत्र इतना प्रबल हो जाता है कि p-क्षेत्र के परमाणुओं से संयोजी इलेक्ट्रॉन बाहर निकल आते हैं तथा n-क्षेत्र की ओर त्वरित होते हैं। ये इलेक्ट्रॉन ही भंजक विभवान्तर पर प्रेक्षित अधिक धारा के लिए उत्तरदायी होते हैं।

इस प्रकार उच्च विद्युत क्षेत्र के कारण उत्सर्जित अल्पसंख्यक इलेक्ट्रॉनों को आन्तरिक क्षेत्र उत्सर्जन (internal field emission) अथवा क्षेत्र उत्सर्जन (field emission) कहते हैं।

जेनर डायोड का वोल्टेज नियन्त्रक के रूप में उपयोग (Use of Zener Diode as a Voltage Regulator) – जेनर डायोड के उपयोगों में एक महत्वपूर्ण उपयोग वोल्टेज नियन्त्रण का है। वोल्टेज नियन्त्रक के रूप में जेनर डायोड का उपयोग निम्न गुण के कारण है- “जब जेनर डायोड को भंजक-क्षेत्र (breakdown region) में प्रचालित (operate) कराते हैं तो धारा में अधिक परिवर्तन के लिए भी इसके सिरों पर वोल्टता नियत बनी रहती है।”

वोल्टेज नियन्त्रक के रूप में जेनर डायोड का सरल परिपथ चित्र (16.41) में दिखाया गया है। जेनर डायोड को अनियन्त्रित अर्थात् परिवर्तनशील D.C, वोल्टेज ( $V_L$ ) के साथ एक समुचित प्रतिरोध ( $R_S$ ) के द्वारा इस प्रकार जोड़ते हैं कि यह उत्क्रम अभिनत रहे। प्रतिरोध  $R_S$  का मान प्रयुक्त जेनर डायोड की पॉवर रेटिंग (power rating) एवं जेनर वोल्टता पर निर्भर करता है। नियन्त्रित वोल्टेज (regulated voltage) अर्थात् नियत निर्गत वोल्टेज जेनर डायोड के समान्तर क्रम में जुड़े लोड प्रतिरोध ( $R_L$ ) के सिरों के मध्य मिल जाता

है।



चित्र 16.41

**परिपथ की कार्य-विधि (Working of Circuit)** – माना  $V_L$  निवेशी अनियन्त्रित वोल्टता है और  $V_0$  लोड के सिरो पर प्राप्त नियन्त्रित वोल्टता है तथा  $V_Z$  जेनर वोल्टता है। श्रेणी प्रतिरोध  $R_S$  का मान इस प्रकार चुनते हैं कि डायोड भंजक क्षेत्र में कार्य करे और इसके सिरो के मध्य विभवान्तर  $V_Z$  ही रहे। माना निवेशी अनियन्त्रित सप्लाई (input unregulated supply) से ली जाने वाली धारा  $I$  है,  $I_Z$  जेनर डायोड से होकर एवं  $I_L$  लोड प्रतिरोध से प्रवाहित धारा है तो

$$I = I_Z + I_L \quad \dots(1)$$

या  $I_Z = (I - I_L)$

यदि जेनर डायोड का प्रतिरोध  $R_Z$  हो तो

$$V_0 = V_Z$$

या  $V_0 = I_L R_L = I_Z R_Z \quad \dots(2)$

अब निवेशी वोल्टता  $V_L$ , प्रतिरोध  $R_S$  व जेनर डायोड के बन्द परिपथ के लिए किरचॉफ के द्वितीय नियम ( $\sum E = \sum V$ ) से,

$$V_L = IR_S + I_Z R_Z$$

या  $V_L = IR_S + V_Z$

या  $V_Z = V_L - R_S I \quad \dots(3)$

जब निवेशी वोल्टेज  $V_L$  जेनर वोल्टेज  $V_Z$  से कम हो (अर्थात्  $V_L < V_Z$ ), तो जेनर डायोड से प्रवाहित धारा नगण्य होगी अर्थात्  $I_Z = 0$

$\therefore V_Z = I_Z R_Z = 0$

$\therefore$  समी. (3) से,

$$0 = V_L - R_S I$$

या  $V_L = R_S I = V_0$  (चित्र 16.41 से)


या  $V_0 = V_L$

निवेशी वोल्टेज  $V_L$  के बढ़ाने पर जब यह  $V_Z$  के बराबर हो जाता है, तो भंजक बिन्दु (breakdown point) पर पहुँच जाता है तथा जेनर डायोड के सिरों के मध्य विभवान्तर  $V_Z = V_L - R_S I$  नियत हो जाता है। निवेशी वोल्टेज के और बढ़ाने पर  $V_Z$  अथवा  $V_0$  में वृद्धि नहीं होती है बल्कि श्रेणी प्रतिरोध  $R_S$  के सिरों के बीच वोल्टता बढ़ जाती है।

इस प्रकार भंजक क्षेत्र में,

$$V_0 = V_Z = V_L - R_S I = \text{नियत}$$

(चित्र 16.42) में निर्गत वोल्टता का निवेशी वोल्टता के विरुद्ध ग्राफ प्रदर्शित है। ग्राफ से स्पष्ट है कि डायोड के जेनर क्षेत्र में होने पर निर्गत वोल्टता नियत बनी रहती है।



चित्र 16.42

यह पुनः स्मरणीय है कि निर्गत वोल्टता को नियन्त्रित व नियत रखने के लिए, निवेशी वोल्टता की दी गई परास के लिए श्रेणी प्रतिरोध  $R_S$  को इस प्रकार चुनते हैं-

1. डायोड जेनर क्षेत्र में प्रचालित हो तथा
2. जेनर डायोड में धारा का मान एक निश्चित मान से अधिक न हो, अन्यथा डायोड जल जायेगा।

## निबन्धात्मक प्रश्न

**प्रश्न 1.** ऊर्जा बैंड सिद्धांत के आधार पर चालकों, अर्धचालकों तथा कुचालकों में विभेदन स्पष्ट कीजिये। नैज अर्धचालकों में धारा चालक की प्रक्रिया समझाइये।

**उत्तर:** ठोस में ऊर्जा बैंड (Energy Bands in Solids)

बोहर सिद्धान्त के अनुसार एक स्वतंत्र परमाणु के विलग ऊर्जा स्तर होते हैं। एक क्रिस्टल में बहुत अधिक संख्या में परमाणु होते हैं। अतः ठोस में कोई भी परमाणु अपने पड़ोसी परमाणुओं से घिरा रहता है तथा इन परमाणुओं के कारण उस परमाणु के इलेक्ट्रॉनों के ऊर्जा स्तर परिष्कृत हो जाते हैं। सबसे भीतरी कक्षा के इलेक्ट्रॉनों के ऊर्जा स्तरों में कोई सुधार (modification) नहीं होता किन्तु बाहरी कक्षाओं के इलेक्ट्रॉन

के ऊर्जा स्तर काफी हद तक सुधर (modified) जाते हैं, क्योंकि ये उस परमाणु के नाभिक से बहुत कम बल से बँध रहते हैं तथा इलेक्ट्रॉन अन्योन्य क्रिया (interaction) काफी शक्तिशाली होती है। माना Si व Ge क्रिस्टल में N परमाणु हैं। Si या Ge क्रिस्टल में इलेक्ट्रॉन ऊर्जाओं को समझने के लिए हमें केवल बाह्यतम कक्षा के इलेक्ट्रॉनों की ऊर्जाओं में अन्तर पर विचार करते हैं।

Si की बाह्यतम कक्षा ( $n=3$ ) है जबकि Ge के लिए बाह्यतम कक्षा ( $n=4$ ) है। दोनों की बाह्यतम कक्षा में 4 इलेक्ट्रॉन होते हैं। अतः  $4(2s$  और  $2p$  इलेक्ट्रॉन) इसलिए क्रिस्टल में बाहरी इलेक्ट्रॉनों की सम्पूर्ण संख्या  $4N$  होगी। चूँकि बाह्यतम कक्षा में अधिकतम 8 इलेक्ट्रॉन रह सकते हैं अर्थात्  $(2s + 6p$  इलेक्ट्रॉन) इसलिए  $4N$  इलेक्ट्रॉनों में से  $2N$  इलेक्ट्रॉन तो  $2N$ , s-अवस्था (अर्थात् कक्षीय क्वाण्टम संख्या (orbital quantum number  $l = 0$ ) में होंगे और शेष  $2N$  इलेक्ट्रॉन प्राप्य (available) p-अवस्था में होंगे। अतः कुछ p-इलेक्ट्रॉन अवस्थाएँ रिक्त होंगी। इन अवस्थाओं को चित्र 16.1 में क्षेत्र A में दिखाया गया है।

अब माना परमाणु एक ठोस बनाने के लिए एक-दूसरे के निकट आते हैं। विभिन्न परमाणुओं में इलेक्ट्रॉनों के बीच अन्योन्य क्रिया (interaction) होने के कारण बाहरी कक्षा के इन इलेक्ट्रॉनों की ऊर्जाएँ परिवर्तित हो जाती हैं।  $l = 1$  की  $6N$  अवस्थाओं के लिए जिनकी ऊर्जाएँ

प्रारंभ में अलग-अलग परमाणुओं के लिए समान थीं, फैलकर एक ऊर्जा बैंड (energy band) बनाती हैं। इसी प्रकार  $l = 0$  की  $2N$  अवस्थाएँ, जिनकी ऊर्जाएँ अलग-अलग परमाणुओं के लिए समान थीं वह एक-एक अन्य ऊर्जा बैंड में टूट जाती है। (चित्र 16.1 का क्षेत्र B)


**प्रश्न 2. PN संधि क्या होती है? इसके निर्माण के समय संधि तल पर होन वाली क्रिया को समझाइये। इस संधि को अग्र अभिनत करने पर अवक्षय पतर पर होने वाले प्रभाव को भी समझाइये।**

**उत्तर:**

### **p-n सन्धि (p-n Junction)**


जब p-प्रकार के अर्ध-चालक को n-प्रकार के अर्ध-चालक से इस प्रकार जोड़ा जाता है कि दोनों प्रकार के अर्ध-चालकों के परमाणु सन्धि तल पर एक-दूसरे से पूर्णतः मिल जायें तो इस प्रकार p व n प्रकार के अर्ध-चालकों का सम्पर्क तल p-n सन्धि तल (p-junction) कहलाता है। जब p-n सन्धि तल बनाया जाता है तो n-प्रकार के अर्ध-चालक से कुछ इलेक्ट्रॉन p-n प्रकार के अर्धचालक में चले जाते हैं और p-प्रकार के अर्ध-चालक के कुछ होल n-प्रकार के अर्ध-चालक में चले जाते हैं।

जब ये सन्धि को पार करते हैं तो विपरीत आवेश होने के कारण इनमें से कुछ इलेक्ट्रॉन व होल परस्पर संयोग करके एक-दूसरे को अनावेशित कर देते हैं, अतः सन्धि तल के पास दोनों ओर एक ऐसी पतली परत बन जाती है जिसमें स्वतन्त्र धारावाहक अन्य क्षेत्र की अपेक्षा बहुत कम मात्रा में होते हैं, इस परत को अवक्षय-परत (depletion-layer) या अवक्षय-क्षेत्र (depletion-region) कहते हैं। इसकी मोटाई  $10^{-6}$  m से  $10^{-8}$  m तक होती है।



जब p-n संधि तल बनता है तो n-प्रकार के अर्ध-चालक से कुछ इलेक्ट्रॉन संधि को पार करके p-प्रकार के अर्ध-चालक में जाते हैं, अतः संधि तल के पास n-प्रकार का अर्ध-चालक धनावेशित एवं p-प्रकार का अर्ध-चालक ऋणावेशित हो जाता है। फलस्वरूप संधि तल के दोनों ओर एक क्षीण विभवान्तर उत्पन्न हो जाता है जिसे विभव-प्राचीर (potential-barrier) या सम्पर्क-विभव (contact potential) कहते हैं। इसकी माप 0.1 V से 0.5 V तक होती है जो संधि के ताप पर निर्भर करती है। सम्पर्क विभव के कारण संधि तल पर एक आन्तरिक विद्युत क्षेत्र  $E_i$  स्थापित हो जाता है जिसकी दिशा धनाविष्ट (positive) n-क्षेत्र से ऋणाविष्ट (negative) p-क्षेत्र की ओर होती है।

यह विद्युत क्षेत्र कुछ समय बाद इतना अधिक हो जाता है कि आवेश वाहकों का और आगे विसरण (diffusion) रुक जाता है। चित्र 16.17




p-n सन्धि का निर्माण n-प्रकार की Ge या Si पट्टिका की पतली परत (wafer) पर त्रिसंयोजी (trivalent) अशुद्धि जैसे In के छोटे-छोटे गोले को दबाया जाता है। इस निकाय (configuration) को गर्म किया जाता है ताकि Ge की सतह से In संयोजित हो जाए तथा सम्पर्क पृष्ठ के ठीक नीचे p-प्रकार का Ge उत्पन्न हो जाए। यह है प्रकार का Ge n-प्रकार की Ge परत के साथ p-n सन्धि (junction) का निर्माण करता है। निकाय के ऊपरी व निचले भागों को हमेशा धात्विक सम्पर्क (metallic contact) में रखते हैं।




चित्र 16.18

p-n सन्धि तल से धारा का प्रवाह-किसी बाह्य बैटरी की अनुपस्थिति में सन्धि तल से होकर कोई धारा नहीं बहती है (चित्र 16.19)। इस दौरान डायोड साम्य में होता है अर्थात् ( $V = 0$ )। विभव प्राचीर के कारण आवेशों का विसरण नहीं होता है।



चित्र में  $\circ$  - होल (+)  
 $\bullet$  - इलेक्ट्रॉन (-)

चित्र 16.19



बगैर किसी बाह्य बैटरी के संधि का विभव

बाह्य बैटरी को सन्धि तल से निम्न दो प्रकार से जोड़ा जा सकता है—  
(i) अग्र-अभिनति, (ii) उत्क्रम-अभिनति।

प्रश्न 3. प्रत्यावर्ती धारा को दिष्ट धारा में परिवर्तित करने हेतु आवश्यक पूर्ण तरंग दिष्टकारी का परिपथ चित्र बनाइयें एवं इसकी कार्यविधि समझाइये।

उत्तर:

### **P-n डायोड का दिष्टकारी के रूप में उपयोग (Uses of p-n-Junction diode as Rectifier)**

प्रत्यावर्ती धारा (alternating current) को दिष्ट धारा (direct current) में बदलने की क्रिया दिष्टकरण (rectification) कहलाती है। और इसके लिए प्रयुक्त उपकरण दिष्टकारी (rectifier) कहलाता है।


जैसा कि हम पीछे पढ़ चुके हैं कि अग्र अभिनत अवस्था में p-n सन्धि सुचालक की तरह और उत्क्रम अभिनत अवस्था में कुचालक की तरह व्यवहार करती है। अग्र अभिनत अवस्था में अग्र धारा के मार्ग में p-n सन्धि डायोड बहुत कम प्रतिरोध और उत्क्रम अभिनत अवस्था में उत्क्रम धारा के मार्ग में काफी अधिक प्रतिरोध (लगभग  $10^6$ ) लगाता है। इसी गुण का लाभ उठाकर p-n सन्धि डायोड का उपयोग दिष्टकारी के रूप में किया जाता है।

**डायोड वाल्व की भाँति p-n डायोड भी दो प्रकार से दिष्टकारी के रूप में कार्य करता है-**


- (1) अर्धतरंग दिष्टकारी
- (2) पूर्णतरंग दिष्टकारी
- (3) पूर्णतरंग सेतु दिष्टकारी

### **पूर्णतरंग सेतु दिष्टकारी (Full wave Bridge Rectifier Input) –**

जैसा कि नाम से प्रदर्शित है कि इस प्रकार दिष्टकारी प्रत्यावर्ती धारा के पूर्ण चक्कर को दिष्टधारा में परिवर्तित करता है। इस प्रकार के पूर्ण तरंग दिष्टकारी में मध्य निष्कासी ट्रांसफॉर्मर का होना आवश्यक नहीं होता है पर यहाँ दो डायोड के स्थान पर चार सन्धि डायोड प्रयोग किये जाते हैं। यह चारों डायोड के ब्रिज के रूप में प्रयोग किये जाते हैं। जिसका परिपथ आरेख निम्न प्रकार व्यवस्थित किया जाता है।



धनात्मक चक्र के लिए




चित्र 16.36 (सेतु दिष्टकारी परिपथ)

निवेशी प्रत्यावर्ती विभव को साधारण ट्रांसफॉर्मर की द्वितीय कुण्डली पर लगाया जाता है। निवेशी विभव के धनात्मक अर्धचक्र में द्वितीयक कुण्डली का सिरा A धनात्मक एवं B ऋणात्मक होता है तो डायोड  $D_1$  व  $D_3$  अग्रअभिनत तथा डायोड  $D_2$  व  $D_4$  उत्क्रम अभिनत अवस्थाओं में होते हैं। धारा चित्र के अनुसार बहती है, डायोड  $D_2$  व  $D_4$  में चालन नहीं होता है।

जब निवेशी विभव के ऋणात्मक अर्धचक्र में द्वितीयक कुण्डली का सिरा A ऋणात्मक व सिरा B धनात्मक होता है तब डायोड  $D_2$  व  $D_4$  अग्रअभिनत तथा डायोड  $D_1$  व  $D_3$  उत्क्रम अभिनत में होते हैं। अवधारा B से प्रारम्भ हो कर प्रदर्शित चित्र के अनुसार प्रवाहित होती है। इस प्रकार स्पष्ट है कि सेतु दिष्टकारी में किसी भी समय केवल दो सन्धि डायोड ही धारा प्रवाह में योगदान देते हैं व शेष दो डायोड चालन नहीं करते हैं। किन्तु लोड प्रतिरोध में धारा प्रत्येक चक्र में P से Q की ओर बहती है। इस कारण यह एक वैशिक होती है व  $R_L$  पर निर्गत विभव दिष्ट प्रकृति का होता है। इस निर्गत विभव का प्रतिरूप भी पूर्ण तरंग दिष्टकारी के लिये




प्राप्त प्रतिरूप के समान होता है। जोकि निम्न प्रकार होता है।




#### • नियत दिष्टधारा प्राप्त करने के लिये फिल्टर परिपथ-

पूर्ण तरंग दिष्टकारी से प्राप्त दिष्टकृत वोल्टता अर्ध-ज्यावक्रीय। आकृति की होती है। यद्यपि यह एकदिशीय (Unidirectional) होती है परन्तु इसका मान स्थायी नहीं होता है। D.C. वोल्टता के साथ कुछ A.C. वोल्टता की उर्मिका (ripples) भी उपस्थित रहती हैं। शुद्ध D.C. वोल्टता प्राप्त करने के लिए हम इन A.C. उर्मिकाओं का उन्मूलन (removal) करते हैं। उन्मूलन करने के लिए प्रयुक्त परिपथ (filter circuit) को फिल्टर परिपथ कहते हैं। फिल्टर करने के लिये निर्गत टर्मिनलों के सिरो पर कोई संधारित्र लगा देते हैं या  $R_L$  के श्रेणीक्रम में कोई भी प्रेरक लगा देते हैं।



(संधारित्र फिल्टर की क्रिया)




(संधारित्र निवेश फिल्टर के साथ शुद्ध D.C. वोल्टता)

**प्रश्न 4.** किसी PN संधि डायोड के अग्र एवं उत्क्रम अभिनति अभिलाक्षणिक वक्र प्राप्त करने हेतु आवश्यक प्रायोगिक व्यवस्था को परिपथ चित्र बनाते हुए समझाइए। प्राप्त वक्रों के आरेख भी बनाइए।

**उत्तर:**

#### **p-n सन्धि डायोड एवं उसके विभव धारा अभिलाक्षणिक (p-n Junction Diode and its Voltage current Characteristics)**

जैसा कि पिछले अनुच्छेद में हम पढ़ चुके हैं कि अग्र अभिनति लगाने पर p-n सन्धि तल सुचालक की भाँति और उत्क्रम-अभिनति लगाने पर कुचालक (insulator) की भाँति व्यवहार करता है। स्पष्ट है कि



सन्धि तल एक डायोड वाल्व की तरह व्यवहार करता है अर्थात् सन्धि तल से धारा तभी बहती है जब p-n सन्धि का p सिरा बैटरी के धन-ध्रुव से और n सिरा बैटरी के ऋण-ध्रुव से सम्बद्ध होता है, इसकी विपरीत वोल्टता होने पर सन्धि तल से कोई धारा नहीं बहती है। इस प्रकार “p-n सन्धि के रूप में प्राप्त व्यवस्था को अर्ध-चालक डायोड कहते हैं।” व्यवहार में p व n प्रकार के दो अलग-अलग क्रिस्टल न जोड़कर एक ही अर्ध-चालक पट्टी के एक सिरे पर ग्राही (acceptor) प्रकार की और दूसरे सिरे पर दाता (donor) प्रकार की अशुद्धि मिलाकर p-n सन्धि अर्थात् अर्ध-चालक डायोड बनाते हैं। अर्ध-चालक डायोड की वास्तविक रचना चित्र 16.25 (a) व सैद्धान्तिक रचना चित्र 16.25 (b) में प्रदर्शित की गई है।

**प्रश्न 5.** संधि ट्रांजिस्टर क्या होता है? आवश्यकत चित्र बनाकर PNP ट्रांजिस्टर की क्रिया विधि समझाइए।

**उत्तर:**

#### **ट्रांजिस्टर (Transistor)**


ट्रांजिस्टर एक तीन टर्मिनल वाली अर्धचालक युक्ति है जिसमें प्रत्यावर्ती संकेतों के प्रवर्धन की क्षमता होती है। ट्रांजिस्टर का अविष्कार सन् 1948 में अमेरिका के तीन वैज्ञानिकों विलियम शाक्ले (William Shockley), ब्रोटन (Brattain) और जॉन वन (John Bardeen) ने n तथा प्रकार के अर्धचालकों की युक्ति का निर्माण किया जो डायोड वाल्व की तरह कार्य करती है। जिसे ट्रांजिस्टर कहाँ, यह एक एकल क्रिस्टल होता है जिसका पूरा नाम ट्रान्सफर द सिग्नल एकास द रजिस्टेंस होता है। आजकल ट्रांजिस्टर के कई प्रकार जैसे सन्धि ट्रांजिस्टर (Junction transistor), क्षेत्र प्रभाव (Field Effect transistor) एवं धातु

अर्धचालक ऑक्साइड क्षेत्र प्रभाव ट्रांजिस्टर (Metal Oxide Semiconductor field effect Transistor या MOSFET) उपलब्ध है। इस अध्याय में हम केवल सन्धि ट्रांजिस्टर का अध्ययन करेंगे।


**सन्धि ट्रांजिस्टर (Junction Transistor)**- एक सामान्य सन्धि ट्रांजिस्टर मूलतः एक अपद्रव्यी अर्धचालक (जर्मेनियम या सिलिकॉन) का ऐसा एकल क्रिस्टल होता है जिसमें भिन्न चालकताओं के तीन क्षेत्र उपस्थित होते हैं। बीच वाले क्षेत्र की मोटाई अन्य दोनों की तुलना में कम रखी जाती है तथा साथ में इस क्षेत्र के अर्धचालक की प्रकृति अन्य दो से भिन्न होती है। इस प्रकार हमें संरचना के आधार पर ट्रांजिस्टर दो प्रकार के होते हैं।

- (i) n-p-n सन्धि ट्रांजिस्टर और
- (ii) p-n-p सन्धि ट्रांजिस्टर।

(ii) p-n-p सन्धि ट्रांजिस्टर (p-n-p Junction Transistor) – इसमें एक अकेले अर्ध-चालक क्रिस्टल के दोनों ओर p-प्रकार की एवं बीच की पतली पर्त में n-प्रकार की अशुद्धि मिलाने से p-n-p ट्रांजिस्टर प्राप्त होता है। पूर्व की भाँति इसमें भी बीच वाली पट्टी आधार एवं इसके दोनों ओर की पट्टियाँ क्रमशः उत्सर्जक एवं संग्राहक कहलाती हैं। इसकी वास्तविक एवं सैद्धान्तिक रचना चित्र 16.49 व चित्र 16.50 में प्रदर्शित की गई है।



किसी भी ट्रांजिस्टर में उत्सर्जक व संग्राहक ६ एक ही प्रकार के (p-n-p में 2-प्रकारे के तथा n-p-n में n-प्रकार के) होते हैं। उत्सर्जक में अशुद्धि संग्राहक की अपेक्षा कुछ अधिक मिलाई जाती है क्योंकि ट्रांजिस्टर में धारा प्रवाह के लिए



चित्र 16.50  
सैद्धान्तिक रचना


बहुसंख्यक आवेश वाहक मुख्यतः उत्सर्जक द्वारा सैद्धान्तिक रचना ही प्रदान किये जाते हैं। इसके अलावा संग्राहक को उत्सर्जक से कुछ अधिक चौड़ा (wider) बनाया जाता है।

कोई भी ट्रांजिस्टर (p-n-p या n-p-n) दो p-n सन्धि डायोडों से मिलकर बना हुआ माना जा सकता है जिनमें से एक उत्सर्जक-आधार सन्धि (emitter-base junction) और दूसरा आधार-संग्राहक सन्धि (base collector junction) डायोड है। उत्सर्जक आधार सन्धि को सदैव अग्र अभिनत (forward biased) करते हैं और आधार संग्राहक सन्धि को उत्क्रम अभिनत (reverse biased) करते हैं।

**प्रश्न 6.** उभयनिष्ठ उत्सर्जक विन्यास में संयोजित किसी ट्रांजिस्टर के अभिलाक्षणिक वक्र प्राप्त करने के लिए प्रायोगिक व्यवस्था का परिपथ का चित्र बनाते हुए वर्णन कीजिए। प्राप्त वक्रों के आरेख भी बनाईए तथा वोल्टता लाभ व धारा लाभ के सूत्र लिखिए।

**उत्तर:**


**उभयनिष्ठ उत्सर्जक विन्यास (Common emitter configuration)-** उभयनिष्ठ उत्सर्जक विन्यास में अभिलाक्षणिक वक्र (Characteristic Curves in Common Emitter Configuration)-p-n-p ट्रांजिस्टर के लिए उभयनिष्ठ उत्सर्जक विन्यास में जोड़ा गया परिपथ आरेख चित्र 16.58 (a) में और n-p-n ट्रांजिस्टर के लिए उभयनिष्ठ उत्सर्जक विन्यास में जोड़ा गया परिपथ आरेख चित्र 16.58 (b) में प्रदर्शित है। दोनों परिपथों में उत्सर्जक-आधार सन्धि को अग्र अभिनत एवं उत्सर्जक-संग्राहक सन्धि को उत्क्रम अभिनत किया गया है। बैटरियों  $V_{BB}$  व  $V_{CC}$  के ध्रुव चित्रों की भाँति जोड़े जाते हैं।



**चित्र 16.58**

**निवेशी अभिलाक्षणिक वक्र (Input Characteristic Curves) –** निवेशी अभिलाक्षणिक वक्र प्राप्त करने के लिए संग्राहक-उत्सर्जक वोल्टता (collector emitter voltage)  $V_{CE}$  को एक नियत मान पर

रखकर आधार-उत्सर्जक (base emitter voltage) वोल्टता  $V_{BE}$  को बदल-बदल कर उसके संगत आधार धारा  $I_B$  की माप कर लेते हैं।  $V_{CE}$  के पाठ्यांकों को ग्राफ पर प्लॉट करते हैं, प्राप्त वक्र निवेशी अभिलाक्षणिक वक्र (input characteristic curve) होता है। फिर  $V_{CE}$  के मान को बदल-बदल कर मन चाहे निवेशी अभिलाक्षणिक प्राप्त कर लेते हैं (चित्र 16.59)।



चित्र 16.59

इन वक्रों से निम्न दो निष्कर्ष निकलते हैं-

(i) जब तक आधार-उत्सर्जक वोल्टता  $V_{BE}$ , विभव प्राचीर (voltage barrier  $\approx 0.3$  V) से कम रहता है, आधार धारा  $I_B$  लगभग शून्य रहती है। जैसे ही  $V_{BE}$ , विभव प्राचीर से अधिक हो जाता है, आधार धारा धीरे-धीरे तथा फिर तेजी से बढ़ती है। वक्र का यह भाग अग्र अभिनत डायोड के वक्र से मिलता-जुलता है।

95% से ज्यादा उत्सर्जक इलेक्ट्रॉन (npn ट्रांजिस्टर में) एवं उत्सर्जक होल (pnp ट्रांजिस्टर में) संग्राहक पर पहुँचकर संग्राहक धारा बनाते हैं। अतः  $I_B$  बहुत अल्प होती है।


(ii) निवेशी अभिलाक्षणिक वक्र संग्राहक-उत्सर्जक वोल्टेज  $V_{CE}$  पर केवल अल्प ही निर्भर करते हैं।

ट्रांजिस्टर का निवेशी प्रतिरोध (input resistance  $R_{in}$ ), आधार - उत्सर्जक वोल्टेज में परिवर्तन तथा आधार धारा में संगत परिवर्तन का अनुपात होता है-

$$R_{in} = \left( \frac{\Delta V_{BE}}{\Delta I_B} \right)_{V_{CE}} \quad \dots(1)$$

चूँकि निवेशी अभिलाक्षणिक वक्र अरैखिक (non-linear) है, प्रतिरोध  $R_{in}$  परिवर्ती है। वक्र के किसी बिन्दु पर,  $R_{in}$  का मान इस बिन्दु पर वक्र के ढाल (slope) के बराबर होता है तथा यह किलो ओम ( $k\Omega$ ) की कोटि का होता है।

**निर्गत अभिलाक्षणिक वक्र (Output Characteristic Curves)**-निर्गत अभिलाक्षणिक वक्र प्राप्त करने के लिए आधार धारा को एक निश्चित मान पर नियत रखकर संग्राहक-उत्सर्जक वोल्टता  $V_{CE}$  को बदल-बदलकर संग्राहक धारा  $I_C$  के पाठ्यांक ले लेते हैं और फिर इन पाठ्यांक को ग्राफ पर प्लॉट कर लेते हैं तो हमें एक निश्चित आधार धारा के लिए निर्गत अभिलाक्षणिक वक्र प्राप्त हो जाता है। इसी प्रकार आधार धारा को अन्य मानों पर नियत रखकर मन-वांछित निर्गत अभिलाक्षणिक वक्र प्राप्त कर लेते हैं (चित्र 16.60)।



चित्र 16.59

इन वक्रों से निम्नलिखित चार निष्कर्ष निकलते हैं-

(i) संग्राहक-उत्सर्जक वोल्टेज  $V_{CE}$  के केवल बहुत निम्न मानों (लगभग 0 V व 1V के मध्य) पर ही  $V_{CE}$  बदलने पर संग्राहक-धारा 16 तेजी से बदलती है।  $V_{CE}$  का वह मान जहाँ तक संग्राहक धारा बदलती है, 'नी वोल्टेज' (Knee voltage) कहलाता है।

(ii) नी वोल्टेज से परे, संग्राहक धारा  $I_C$  लगभग नियत रहती है,  $V_{CE}$  के साथ बहुत ही धीरे-धीरे तथा रेखीय रूप से (linearly) बदलती है। अभिलाक्षणिक वक्र का यह रेखीय भाग श्रव्य आवृत्ति प्रवर्धक परिपथों (audio frequency amplifier circuit) में अविकृत (undistorted) निर्गत सिग्नल प्राप्त करने के लिए प्रयुक्त किया जाता है।

(iii) एक दिये गये संग्राहक-उत्सर्जक वोल्टेज  $V_{CE}$  के लिए, संग्राहक धारा  $I_C$ , आधार धारा  $I_B$  के बढ़ने पर बढ़ती है।

(iv) जब आधार धारा  $I_B$  शून्य है, तब भी क्षीण संग्राहक धारा विद्यमान रहती है। यह अर्ध-चालकों की नैज चालकता (intrinsic conduction) के कारण होती है तथा ताप पर बहुत निर्भर करती है।

ट्रान्जिस्टर के उभयनिष्ठ उत्सर्जक विन्यास में ट्रान्जिस्टर का प्रत्यावर्ती धारा निर्गत प्रतिरोध (A.C. output resistance)  $R_{out}$  की परिभाषा निर्गत अभिलाक्षणिक वक्रों के रेखीय भाग में की जाती है। यह एक नियत आधार धारा पर संग्राहक-उत्सर्जक वोल्टेज में परिवर्तन तथा संग्राहक धारा में संगत परिवर्तन का अनुपात

है, अर्थात् ।


$$R_{out} = \left( \frac{\Delta V_{CE}}{\Delta I_C} \right)_{I_B} \quad \dots(2)$$

यह 100 kΩ कोटि का होता है।

उभयनिष्ठ उत्सर्जक विन्यास में ट्रान्जिस्टर का निर्गत प्रतिरोध उभयनिष्ठ आधार विन्यास में प्रतिरोध की तुलना में कुछ कम होता है।

### ट्रान्जिस्टर का पारस्परिक या अन्योन्य अभिला- क्षणिक वक्र (Transfer or Mutual Characteristic Curve of Transistor)-

“नियत संग्राहक वोल्टेज ( $V_{CE}$ ) पर आधार धारा ( $I_B$ ) के साथ संग्राहक धारा के परिवर्तनों को प्रदर्शित करने वाले वक्र को ट्रान्जिस्टर का पारस्परिक या अन्योन्य अभिलाक्षणिक वक्र कहते हैं।” चित्र 16.61 में  $V_{CE} = 3V$  (नियत) पर खींचा गया अन्योन्य अभिलाक्षणिक वक्र प्रदर्शित किया गया है।



परिपथ में विभव विभाजक  $R_{h2}$  की सहायता से  $V_{CE}$  को एक नियत मान (यहाँ  $V_{CE} = 3V$  रखा गया है) पर रखते हैं और इसके बाद विभव विभाजक  $R_{h1}$  की सहायता से उत्सर्जक-आधार वोल्टता  $V_{BE}$  को बदल-बदल कर आधार धारा ( $I_B$ ) को बदलते हैं और उसके संगत संग्राहक धारा के पाठ्यांक ले लेते हैं। फिर  $I_B$  व  $I_C$  के मध्य ग्राफ प्लॉट करके अन्योन्य अभिलाक्षणिक वक्र प्राप्त कर लेते हैं। अन्योन्य अभिलाक्षणिक वक्र ऋजु रेखीय (linear) प्राप्त होता है।

### अन्योन्य धारा अनुपात अथवा धारा प्रवर्धक गुणांक (Current Transfer Ratio or Current Amplification Factor)

“नियत संग्राहक उत्सर्जक वोल्टता ( $V_{CE}$ ) पर संग्राहक धारा में परिवर्तन ( $\Delta I_C$ ) एवं आधार धारा में परिवर्तन ( $\Delta I_B$ ) के अनुपात को अन्योन्य धारा अनुपात कहते हैं।” इसे  $\beta$  से व्यक्त करते हैं-

इसे लघु सिग्नल धारा लब्धि (low signal current gain) भी कहते हैं तथा इसका मान अत्यधिक होता है। यदि हम केवल  $I_C$  तथा  $I_B$  का अनुपात लें तो हमें ट्रांजिस्टर का  $\beta_{dc}$  प्राप्त होता है। अतः

$$\therefore \beta = \left( \frac{\Delta I_C}{\Delta I_B} \right)_{V_{CE} \dots} \quad (3)$$

चूँकि  $I_C$  व  $I_B$  के साथ लगभग रैखिकतः (linear) वृद्धि होती है तथा जब  $I_B = 0$  है तो  $I_C = 0$  होता है,  $\beta_{dc}$  तथा  $\beta_{ac}$  के मान लगभग बराबर होते हैं। अतः अधिकांश परिकलनों के लिए  $\beta_{dc}$  का उपयोग किया जा सकता है।

$\alpha$  एवं  $\beta$  में सम्बन्ध-ट्रांजिस्टर के किसी भी विन्यास के लिये उत्सर्जक धारा  $I_E$  आधार धारा ( $I_B$ ) व संग्राहक धारा  $I_C$  के योग के बराबर होती है अर्थात्-

$$I_E = I_B + I_C$$

इसलिये अल्प धाराओं के अल्प परिवर्तन होते हैं-

$$\therefore \Delta I_E = \Delta I_B + \Delta I_C$$

दोनों तरफ  $\Delta I_C$  से भाग दें पर-

$$\frac{\Delta I_E}{\Delta I_C} = \frac{\Delta I_B}{\Delta I_C} + 1$$

$$\therefore \text{किन्तु } \frac{\Delta I_C}{\Delta I_E} = \alpha \text{ तथा } \frac{\Delta I_C}{\Delta I_B} = \beta \text{ होता है।}$$

$$\therefore \frac{1}{\alpha} = \frac{1}{\beta} + 1$$

$$\frac{1}{\alpha} = \frac{\beta + 1}{\beta}$$

$$\text{या } \alpha = \frac{\beta}{\beta + 1}$$

$$\text{या } \frac{1}{\beta} = \frac{1 - \alpha}{\alpha}$$


$$\text{या } \beta = \frac{\alpha}{1 - \alpha}$$

**प्रश्न 7. प्रवर्धन से आप क्या समझते हैं? एक PNP ट्रांजिस्टर उभयनिष्ठ प्रवर्धक का नामांकित चित्र बनाते हुए इसमें प्रवर्धन का नामांकित चित्र बनाते हुए इसमें प्रवर्धन की क्रिया समझाते हुए वोल्टता लाभ का सूत्र ज्ञात कीजिए।**

**उत्तर:**




**उभयनिष्ठ उत्सर्जक विन्यास (Common emitter configuration)-** उभयनिष्ठ उत्सर्जक विन्यास में अभिलाक्षणिक वक्र (Characteristic Curves in Common Emitter Configuration)-p-n-p ट्रांजिस्टर के लिए उभयनिष्ठ उत्सर्जक विन्यास में जोड़ा गया परिपथ आरेख चित्र 16.58 (a) में और n-p-n ट्रांजिस्टर के लिए उभयनिष्ठ उत्सर्जक विन्यास में जोड़ा गया परिपथ आरेख चित्र 16.58 (b) में प्रदर्शित है। दोनों परिपथों में उत्सर्जक-आधार सन्धि को अग्र अभिनत एवं उत्सर्जक-संग्राहक सन्धि को उत्क्रम अभिनत किया गया है। बैटरियों  $V_{BB}$  व  $V_{CC}$  के ध्रुव चित्रों की भाँति जोड़े जाते हैं।



चित्र 16.58

**निवेशी अभिलाक्षणिक वक्र (Input Characteristic Curves) –** निवेशी अभिलाक्षणिक वक्र प्राप्त करने के लिए संग्राहक-उत्सर्जक वोल्टता (collector emitter voltage)  $V_{CE}$  को एक नियत मान पर रखकर आधार-उत्सर्जक (base emitter voltage) वोल्टता  $V_{BE}$  को बदल-बदल कर उसके संगत आधार धारा  $I_B$  की माप कर लेते हैं।  $V_{BE}$  व  $I_B$  के पाठ्यांकों को ग्राफ पर प्लॉट करते हैं, प्राप्त वक्र निवेशी अभिलाक्षणिक वक्र (input characteristic curve) होता है। फिर  $V_{CE}$  के मान को बदल-बदल कर मन

चाहे निवेशी अभिलाक्षणिक प्राप्त कर लेते हैं (चित्र 16.59)।



चित्र 16.59

इन वक्रों से निम्न दो निष्कर्ष निकलते हैं-

(i) जब तक आधार-उत्सर्जक वोल्टता  $V_{BE}$ , विभव प्राचीर (voltage barrier  $\approx 0.3$  V) से कम रहता है, आधार धारा  $I_B$  लगभग शून्य रहती है। जैसे ही  $V_{BE}$ , विभव प्राचीर से अधिक हो जाता है, आधार धारा धीरे-धीरे तथा फिर तेजी से बढ़ती है। वक्र का यह भाग अग्र अभिनत डायोड के वक्र से मिलता-जुलता है।

95% से ज्यादा उत्सर्जक इलेक्ट्रॉन (npn ट्रांजिस्टर में) एवं उत्सर्जक होल (pnp ट्रांजिस्टर में) संग्राहक पर पहुँचकर संग्राहक धारा बनाते हैं। अतः  $I_B$  बहुत अल्प होती है।

(ii) निवेशी अभिलाक्षणिक वक्र संग्राहक-उत्सर्जक वोल्टेज  $V_{CE}$  पर केवल अल्प ही निर्भर करते हैं।


ट्रांजिस्टर का निवेशी प्रतिरोध (input resistance  $R_{in}$ ), आधार - उत्सर्जक वोल्टेज में परिवर्तन तथा आधार धारा में संगत परिवर्तन का अनुपात होता है-

$$R_{in} = \left( \frac{\Delta V_{BE}}{\Delta I_B} \right)_{V_{CE}} \quad \dots(1)$$

चूँकि निवेशी अभिलाक्षणिक वक्र अरैखिक (non-linear) है, प्रतिरोध  $R_{in}$  परिवर्ती है। वक्र के किसी बिन्दु पर,  $R_{in}$  का मान इस बिन्दु पर वक्र के ढाल (slope) के बराबर होता है तथा यह किलो ओम ( $k\Omega$ ) की कोटि का होता है।

**निर्गत अभिलाक्षणिक वक्र (Output Characteristic Curves)-** निर्गत अभिलाक्षणिक वक्र प्राप्त करने के लिए आधार धारा को एक निश्चित मान पर नियत रखकर संग्राहक-उत्सर्जक वोल्टता  $V_{ce}$  को बदल-बदलकर संग्राहक धारा  $I_c$  के पाठ्यांक ले लेते हैं और फिर इन पाठ्यांक को ग्राफ पर प्लॉट कर लेते हैं तो

हमें एक निश्चित आधार धारा के लिए निर्गत अभिलाक्षणिक वक्र प्राप्त हो जाता है। इसी प्रकार आधार धारा को अन्य मानों पर नियत रखकर मन-वांछित निर्गत अभिलाक्षणिक वक्र प्राप्त कर लेते हैं (चित्र 16.60)।



चित्र 16.60

इन वक्रों से निम्नलिखित चार निष्कर्ष निकलते हैं-

(i) संग्राहक-उत्सर्जक वोल्टेज  $V_{CE}$  के केवल बहुत निम्न मानों (लगभग 0 V व 1V के मध्य) पर ही  $V_{CE}$  बदलने पर संग्राहक-धारा 16 तेजी से बदलती है।  $V_{CE}$  का वह मान जहाँ तक संग्राहक धारा बदलती है, 'नी वोल्टेज' (Knee voltage) कहलाता है।

(ii) नी वोल्टेज से परे, संग्राहक धारा  $I_C$  लगभग नियत रहती है,  $V_{CE}$  के साथ बहुत ही धीरे-धीरे तथा रेखीय रूप से (linearly) बदलती है। अभिलाक्षणिक वक्र का यह रेखीय भाग श्रव्य आवृत्ति प्रवर्धक परिपथों (audio frequency amplifier circuit) में अविकृत (undistorted) निर्गत सिग्नल प्राप्त करने के लिए प्रयुक्त किया जाता है।

(iii) एक दिये गये संग्राहक-उत्सर्जक वोल्टेज  $V_{CE}$  के लिए, संग्राहक धारा  $I_C$ , आधार धारा  $I_B$  के बढ़ने पर बढ़ती है।

(iv) जब आधार धारा  $I_B$  शून्य है, तब भी क्षीण संग्राहक धारा विद्यमान रहती है। यह अर्ध-चालकों की नैज चालकता (intrinsic conduction) के कारण होती है तथा ताप पर बहुत निर्भर करती है।


ट्रान्जिस्टर के उभयनिष्ठ उत्सर्जक विन्यास में ट्रान्जिस्टर का प्रत्यावर्ती धारा निर्गत प्रतिरोध (A.C, output resistance)  $R_{out}$  की परिभाषा निर्गत अभिलाक्षणिक वक्रों के रेखीय भाग में की जाती है। यह एक नियत आधार धारा पर संग्राहक-उत्सर्जक वोल्टेज में परिवर्तन तथा संग्राहक धारा में संगत परिवर्तन का अनुपात है, अर्थात् ।

$$R_{out} = \left( \frac{\Delta V_{CE}}{\Delta I_C} \right)_{I_B} \quad \dots(2)$$

यह 100 kΩ कोटि का होता है।

उभयनिष्ठ उत्सर्जक विन्यास में ट्रान्जिस्टर का निर्गत प्रतिरोध उभयनिष्ठ आधार विन्यास में प्रतिरोध की तुलना में कुछ कम होता है।

**ट्रान्जिस्टर का पारस्परिक या अन्योन्य अभिला-** क्षणिक वक्र (Transfer or Mutual Characteristic Curve of Transistor)-“नियत संग्राहक वोल्टेज ( $V_{CE}$ ) पर आधार धारा ( $I_B$ ) के साथ संग्राहक धारा के परिवर्तनों को प्रदर्शित करने वाले वक्र को ट्रान्जिस्टर का पारस्परिक या अन्योन्य अभिलाक्षणिक वक्र कहते हैं।” चित्र 16.61 में  $V_{CE} = 3V$  (नियत) पर खींचा गया अन्योन्य अभिलाक्षणिक वक्र प्रदर्शित किया गया है।



परिपथ में विभव विभाजक  $R_{h2}$  की सहायता से  $V_{CE}$  को एक नियत मान (यहाँ  $V_{CE} = 3V$  रखा गया है) पर रखते हैं और इसके बाद विभव विभाजक  $R_{h1}$  की सहायता से उत्सर्जक-आधार वोल्टता  $V_{BE}$  को बदल-बदल कर आधार धारा ( $I_B$ ) को बदलते हैं और उसके संगत संग्राहक धारा के पाठ्यांक ले लेते हैं। फिर  $I_B$  व  $I_C$  के मध्य ग्राफ प्लॉट करके अन्योन्य अभिलाक्षणिक वक्र प्राप्त कर लेते हैं। अन्योन्य अभिलाक्षणिक वक्र ऋजु रेखीय (linear) प्राप्त होता है।

**अन्योन्य धारा अनुपात अथवा धारा प्रवर्धक गुणांक**  
(Current Transfer Ratio or Current Amplification Factor)-

“नियत संग्राहक उत्सर्जक वोल्टता ( $V_{CE}$ ) पर संग्राहक धारा में परिवर्तन ( $\Delta I_C$ ) एवं आधार धारा में परिवर्तन ( $\Delta I_B$ ) के अनुपात को अन्योन्य धारा अनुपात कहते हैं।” इसे  $\beta$  से व्यक्त करते हैं-

इसे लघु सिग्नल धारा लब्धि (low signal current gain) भी कहते हैं तथा इसका मान अत्यधिक होता है। यदि हम केवल  $I_C$  तथा  $I_B$  का अनुपात लें तो हमें ट्रान्जिस्टर का  $\beta_{dc}$  प्राप्त होता है। अतः

$$\therefore \beta = \left( \frac{\Delta I_C}{\Delta I_B} \right)_{V_{CE} \dots} \quad (3)$$

चूँकि  $I_C$  व  $I_B$  के साथ लगभग रैखिकतः (linear) वृद्धि होती है तथा जब  $I_B = 0$  है तो  $I_C = 0$  होता है,  $\beta_{dc}$  तथा  $\beta_{ac}$  के मान लगभग बराबर होते हैं। अतः अधिकांश परिकलनों के लिए  $\beta_{dc}$  का उपयोग किया जा सकता है।

$\alpha$  एवं  $\beta$  में सम्बन्ध-ट्रांजिस्टर के किसी भी विन्यास के लिये उत्सर्जक धारा  $I_E$  आधार धारा ( $I_B$ ) व संग्राहक धारा  $I_C$  के योग के बराबर होती है अर्थात्-

$$I_E = I_B + I_C$$

इसलिये अल्प धाराओं के अल्प परिवर्तन होते हैं-

$$\therefore \Delta I_E = \Delta I_B + \Delta I_C$$

दोनों तरफ  $\Delta I_C$  से भाग देने पर-

$$\frac{\Delta I_E}{\Delta I_C} = \frac{\Delta I_B}{\Delta I_C} + 1$$

$$\therefore \text{किन्तु } \frac{\Delta I_C}{\Delta I_E} = \alpha \text{ तथा } \frac{\Delta I_C}{\Delta I_B} = \beta \text{ होता है।}$$

$$\therefore \frac{1}{\alpha} = \frac{1}{\beta} + 1$$

$$\frac{1}{\alpha} = \frac{\beta + 1}{\beta}$$

$$\text{या } \alpha = \frac{\beta}{\beta + 1}$$

$$\text{या } \frac{1}{\beta} = \frac{1 - \alpha}{\alpha}$$


$$\text{या } \beta = \frac{\alpha}{1 - \alpha}$$

**प्रश्न 8.** विशिष्ट प्रयोजनार्थ कार्य लिए जाने वाले कुछ डायोड के नाम लिखिए तथा इनके परिपथ प्रतीक बनाइए। इनकी कार्यप्रणाली एवं उपयोगों का संक्षेप में उल्लेख कीजिए।

**उत्तर:** ट्रांजिस्टर प्रवर्धक (Transistor Amplifier)

“निर्बल (weak) प्रत्यावर्ती धारा (अथवा वोल्टता) को उसी आवृत्ति की सबल (strong) प्रत्यावर्ती धारा (अथवा वोल्टता) में बदलने की क्रिया को प्रवर्धन (amplification) कहते हैं और जिस उपकरण द्वारा यह कार्य किया जाता है, उसे प्रवर्धक (amplifier) कहते हैं।”

चूँकि ट्रांजिस्टर n व p प्रकार के अर्ध-चालकों से बनी वह युक्ति है जो ट्रायोड वाल्व की तरह व्यवहार करती है, अतः ट्रायोड वाल्व की तरह ही ट्रांजिस्टर का उपयोग भी प्रवर्धक की भाँति किया जा सकता है। दुर्बल निवेशी सिग्नल (weak input signal) अर्थात् कम आयाम (amplitude) का सिग्नल प्रवर्धक को दिया जाता है जो इसका प्रवर्धन करता है और प्रबल आयाम (strong amplitude) का प्रवर्धित सिग्नल हमें निर्गत सिग्नल (output signal) के रूप में मिल जाता है (चित्र 16.62)।



चित्र 16.62

ट्रांजिस्टर का प्रवर्धक परिपथ निम्न तीन विन्यासों में जोड़ा जा सकता है

- (1) उभयनिष्ठ आधार प्रवर्धक (Common Base Amplifier),
- (2) उभयनिष्ठ उत्सर्जक प्रवर्धक (Common Emitter Amplifier),
- (3) उभयनिष्ठ संग्राहक प्रवर्धक (Common Collector Amplifier)।

व्यवहार में प्रथम दो विन्यास ही प्रयोग में लाये जाते हैं क्योंकि इन्हीं के द्वारा अधिक धारा एवं वोल्टता लाभ प्राप्त होता है।

अतः यहाँ पर प्रथम दो विन्यासों का ही विस्तृत वर्णन करेंगे-

(i) उभयनिष्ठ आधार विन्यास प्रवर्धक तथा उभयनिष्ठ उत्सर्जक प्रवर्धक लेकिन इस अध्याय में हम विस्तृत रूप से उभयनिष्ठ उत्सर्जक प्रवर्धक का अध्ययन करेंगे। प्रवर्धक के लिये निर्गत तथा निवेशी संकेतों के अनुपात को प्रवर्धन गुणांक (Amplification factor) या लाभ (gain) कहते हैं। यदि निवेशी संकेत की वोल्टता ( $V_i$ ) व निर्गत संकेत की वोल्टता ( $V_o$ ) द्वारा निरूपित की जाये तो वोल्टता प्रवर्धक गुणांक (Voltage amplification factor) या वोल्टता लाभ (Voltage gain)-

$$A_v = \frac{\text{निर्गत संकेत वोल्टता}}{\text{निवेशी संकेत वोल्टता}} = \frac{V_o}{V_i}$$

इसी प्रकार धारा प्रवर्धक गुणांक (Current Amplification Factor)

या धारा लाभ (current gain) —

$$A_i = \frac{\text{निर्गत संकेत धारा}}{\text{निवेशी संकेत धारा}} = \frac{I_o}{I_i}$$

तथा शक्ति प्रवर्धन गुणांक (Power Amplification Factor) या शक्ति

लाभ (Power gain) —

$$A_p = \frac{\text{निर्गत संकेत शक्ति}}{\text{निवेशी संकेत शक्ति}} = \frac{P_o}{P_i}$$

द्वारा दिया जाता है।

लेकिन—

$$P_o = V_o I_o$$

$$\therefore A_p = \frac{V_o I_o}{V_i I_i}$$


$$\therefore A_p = A_v A_i$$

अतः प्रवर्धक के लिये तीनों प्रवर्धन गुणांक परस्पर संबंधित होते हैं।

**प्रश्न 9.** द्विवेशी डायोड ओर (OR) द्वार एवं एन्ड (AND) द्वार के परिपथ चित्र बनाते हुए इसकी कार्य विधि समझाइए तथा संगत सत्य सारणी बनाइए।

**उत्तर:** OR गेट अथवा अपिद्धारक (OR-Gate)

OR गेट वह लॉजिक परिपथ (या लॉजिक गेट) है जिसके दो या दो से अधिक निवेशी होते हैं लेकिन एक निर्गत होता है। दो निवेशी वाले OR गेट का लॉजिक चिह्न चित्र 16.70 में दिखाया गया है जिसमें A व B दो निवेशी हैं तथा Y निर्गत है।



**चित्र 16.70**

यदि हम निवेशी के निम्न तथा उच्च मानों को क्रमशः अवस्थाओं 0 तथा 1 से प्रदर्शित करें और इसी प्रकार निर्गत के निम्न तथा उच्च मानों को क्रमशः अवस्थाओं 0 तथा 1 से प्रदर्शित करें तो हम पाते हैं कि OR गेट में निर्गत Y अवस्था 1 में होता है जब निवेशी A या B या दोनों A व B अवस्था 1 में होते हैं अन्यथा निर्गत शून्य होता है। OR गेट की सत्यता सारणी अग्र तालिका में दी गई है-

निवेशी		निर्गत
A	B	Y (= A + B)
0	0	0
0	1	1
1	0	1
1	1	1

सत्यता सारणी को संक्षिप्त रूप से बूलियन व्यंजक द्वारा प्रदर्शित किया जा सकता है। OR गेट के लिए बूलियन व्यंजक निम्न होता है-

$$Y = A + B = A \text{ OR } B$$

जहाँ  $A = 0$  या  $1$ ,  $B = 0$  या  $1$  तथा  $Y = 0$  या  $1$


$n$  निवेशी  $A, B, \dots, N$  वाले OR गेट का लॉजिक चिह्न चित्र 16.71 में प्रदर्शित किया गया है। इसमें निर्गत  $Y$  निम्न बूलियन व्यंजक द्वारा दिया जाता है-

$$Y = A + B + \dots + N$$



चित्र 16.71

**OR गेट को व्यवहार में प्राप्त करना (Realisation of an OR Gate)** – OR गेट को चित्र 16.72 में प्रदर्शित परिपथ के अनुसार p-n सन्धि डायोडों की सहायता से प्राप्त किया जा सकता है।



चित्र 16.72

बैटरी  $E$  का ऋण सिरा भू-सम्पर्कित (earthed) है तथा  $0$  अवस्था  $1$  के संगत है और धन सिरा ( $5V$ ) अवस्था के संगत है।  $A$  व  $B$  दो निवेशी हैं। तथा  $Y$  निर्गत है।  $D_1$  व  $D_2$  दो सन्धि डायोड हैं तथा  $R$  निर्गत प्रतिरोध है-

**$A$  व  $B$  के संयोग के निम्न चार प्रकरण सम्भव हैं**

(i) जब  $A = 0$  तथा  $B = 0$  अर्थात् जब  $A$  व  $B$  को  $0$  से सम्बन्धित किया जाता है तो डायोड  $D_1$  व  $D_2$  से होकर कोई धारा नहीं बहती है और इसलिए  $R$  के सिरों पर कोई वोल्टेज उत्पन्न नहीं होता है, अतः निर्गत  $Y = 0$  होता है।

(ii) जब  $A = 0$  तथा  $B = 1$  अर्थात् जब  $A$  को  $0$  से और  $B$  को  $1$  से सम्बन्धित किया जाता है तो डायोड  $D_1$  से होकर कोई धारा नहीं बहती है। लेकिन  $D_2$  अग्र अभिनत होकर धारा देने लगता है अतः  $R$  के सिरों पर  $5V$  का वोल्टेज उत्पन्न हो जाता है जो अवस्था  $1$  के संगत है। इस प्रकार निर्गत  $Y = 1$  होता है।



(iii) जब  $A = 1$  तथा  $B = 0$  अर्थात्  $A$  को 1 से एवं  $B$  को 0 से सम्बन्धित किया जाता है तो डायोड  $D_1$  से होकर धारा बहती है और  $D_2$  से नहीं। इस स्थिति में भी  $R$  के सिरो पर 5 V का वोल्टेज उत्पन्न हो जाता है जो अवस्था 1 के संगत है अतः  $Y = 1$  होता है।

(iv) जब  $A = 1$  और  $B = 1$  अर्थात् जब  $A$  व  $B$  दोनों को 1 से जोड़ा जाता है तो दोनों डायोड अग्र अभिनत होकर धारा प्रवाह को अनुमत करते हैं, अतः इस दशा में भी  $R$  के सिरो पर 5 V का वोल्टेज (क्योंकि  $R$  के सिरो पर 5 V से अधिक विभवान्तर उत्पन्न नहीं हो सकता है) उत्पन्न हो जाता है जो अवस्था 1 के संगत है। अतः निर्गत  $Y = 1$  होता है। इस प्रकार OR गेट की सत्यता सारणी सन्तुष्ट हो जाती है।

एण्ड द्वारा (AND-Gate-AND गेट वह लॉजिक परिपथ (या लॉजिक गेट) है जिसमें दो या दो से अधिक निवेशी होते हैं, लेकिन निर्गत केवल एक होता है। दो निवेशी वाले AND गेट का लॉजिक चिह्न चित्र 16.73 में दिखाया गया है जिसमें  $A$  व  $B$  दो निवेशी हैं और  $Y$  निर्गत है।



चित्र 16.73

यदि हम निवेशी के निम्न तथा उच्च मानों को क्रमशः 0 तथा 1 से प्रदर्शित करें और इसी प्रकार निर्गत के निम्न तथा उच्च मानों को क्रमशः 0 तथा 1 से प्रदर्शित करें तो हम पाते हैं कि AND गेट का निर्गत  $Y$  अवस्था 1 में तभी होता है जब दोनों निवेशी  $A$  व  $B$  अवस्था 1 में होते हैं अन्यथा निर्गत अवस्था 0 में होता है। इस प्रकार AND गेट का निर्गत अवस्था 1 को तभी प्राप्त होता है जब सभी निवेशी अवस्था 1 में होते हैं। इसीलिए AND गेट को 'संपाती परिपथ' (coincidence circuit) भी कहा जाता है। AND गेट की सत्यता सारणी नीचे दी जा रही है-

निवेशी		निर्गत
A	B	$Y (= A \cdot B)$
0	0	0
0	1	0
1	0	0
1	1	1


सत्यता सारणी को संक्षिप्त रूप में बूलियन व्यंजक द्वारा प्रदर्शित किया जा सकता है। AND गेट के लिए बूलियन व्यंजक निम्नलिखित है-

$$Y = A \cdot B = A \text{ AND } B$$


जहाँ  $A = 0$  या 1,  $B = 0$  या 1 तथा  $Y = 0$  या 1

$n$  निवेशी  $A, B, \dots, N$  वाले AND गेट का लॉजिक चिह्न चित्र 16.74 में दिखाया गया है। इसमें निर्गत  $Y$  निम्नलिखित बूलियन व्यंजक द्वारा दिया जाता है-

$$Y = A \cdot B \cdot \dots \cdot N$$



**AND गेट को व्यवहार में प्राप्त करना (Realisation of an AND Gate)**- AND गेट को चित्र 16.75 में प्रदर्शित परिपथ के अनुसार p-n सन्धि डायोडों की सहायता से प्राप्त किया जा सकता है।



बैटरी E का ऋण सिरा भू-सम्पर्कित है तथा 0 अवस्था के संगत है। और धन सिरा (वोल्टेज 5V) अवस्था 1 के संगत है। A व B दो निवेशी हैं तथा Y निर्गत है।  $D_1$  व  $D_2$  दो सन्धि डायोड हैं तथा R निर्गत लोड प्रतिरोध है। प्रतिरोध R को 5 V की बैटरी के धन सिरे से जोड़ा गया है।

**निवेशी A व B के संयोग के निम्न चार प्रकरण सम्भव हैं-**

(i) जब  $A = 0$  तथा  $B = 0$  अर्थात् जब A व B को 0 से जोड़ा जाता है। तो डायोडों  $D_1$  व  $D_2$  दोनों से धारा बहती है क्योंकि दोनों अग्र अभिनत होते हैं। अतः लोड प्रतिरोध R के सिरे पर 5 V का विभवान्तर उत्पन्न होकर इसके साथ जुड़ी 5 V की बैटरी के वि. वा. बल (5 V) को निष्प्रभावित कर देता है, फलस्वरूप  $Y = 0$  होता है।

(ii) जब  $A = 0$  तथा  $B = 1$  अर्थात् A को 0 से और B को 1 से सम्बन्धित करते हैं तो डायोड  $D_1$  से धारा बहती है क्योंकि यह अग्र अभिनत होता है। और  $D_2$  उत्क्रम अभिनत होने के कारण धारा नहीं देता है। फलतः R के सिरे पर उत्पन्न विभवान्तर इसके साथ जुड़ी बैटरी के वि. वा. बल (5 V) को निष्प्रभावित कर देता है। अतः  $Y = 0$  होता है।

(iii) जब  $A = 1$  तथा  $B = 0$  अर्थात् A को 1 से और B को 0 से सम्बन्धित किया जाता है तो  $D_1$  से धारा बहती है और  $D_2$  से नहीं। पुनः पूर्व की भाँति  $Y = 0$  होता है।

(iv) जब  $A = 1$  तथा  $B = 1$  अर्थात् A व B दोनों को 1 से जोड़ा जाता है। तो  $D_1$  व  $D_2$  में से किसी से भी धारा नहीं बहेगी अतः निर्गत वोल्टेज R के साथ जुड़ी बैटरी के वि. वा. बल (5 V) के बराबर होता है अर्थात्  $Y = 1$ ।

इस प्रकार AND गेट की सत्यता सारणी सन्तुष्ट हो जाती है।

## आंकिक प्रश्न

प्रश्न 1. कक्ष ताप पर नैज जर्मेनियम की एक प्लेट जिसका क्षेत्रफल  $2 \times 10^{-4} \text{ m}^2$  तथा मोटाई  $1.2 \times 10^{-3} \text{ m}$  है में उत्पन्न विद्युत धारा ज्ञात करो जब इसके फलकों के मध्य  $5 \text{ V}$  का विभवान्तर आरोपित किया जाता है। कक्ष ताप पर जर्मेनियम में नैज आवेश वालक घनत्व  $1.6 \times 10^6 / \text{m}^3$  है। इलेक्ट्रॉन तथा होल की गतिशीलताएँ क्रमशः  $0.4 \text{ m}^2 \text{ v}^{-1} \text{ s}^{-1}$  तथा  $0.2 \text{ m}^2 \text{ v}^{-1} \text{ s}^{-1}$  है।  
(उत्तर  $1.28 \times 10^{-13} \text{ A}$ )

हल:

$$\text{प्लेट का क्षेत्रफल (A)} = 2 \times 10^{-4} \text{ m}^2, \text{ मोटाई (t)} = 1.2 \times 10^{-3} \text{ m}$$

$$\text{फलकों के मध्य विभवान्तर (V)} = 5 \text{ V}$$

$$\text{आवेश घनत्व (n)} = 1.6 \times 10^6 / \text{m}^3$$

$$\text{इलेक्ट्रॉन की गतिशीलता (\mu_e)} = 0.4 \text{ m}^2 \text{ v}^{-1} \text{ s}^{-1}$$

$$\text{होल की गतिशीलता (\mu_h)} = 0.2 \text{ m}^2 \text{ v}^{-1} \text{ s}^{-1}$$

जर्मेनियम उत्पन्न विद्युत धारा—

$$I = \frac{V}{R} = \frac{V}{\rho l / A}$$


$$I = \frac{VA}{\rho l} = \frac{\sigma VA}{l}$$

$$I = \frac{e_n (\mu_h + \mu_e) VA}{l}$$

$$= \frac{1.6 \times 10^{-19} \times 1.6 \times 10^6 (0.4 + 0.2) \times 5 \times 2 \times 10^{-4}}{1.2 \times 10^{-3}}$$

$$= 12.8 \times 10^{-14} = 1.28 \times 10^{-13}$$

प्रश्न 2. चित्र में प्रदर्शित परिपथ में लगे दोनों आयोडों का अग्रप्रतिरोध  $50 \Omega$  तथा उत्क्रम प्रतिरोध अनन्त है। यदि बैटरी का विद्युत वाहक बल  $6 \text{ V}$  है तो  $100 \Omega$  प्रतिरोध से प्रवाहित धारा ज्ञात करो।



हल :

डायोड  $D_2$  पश्च अभिनति में होने के कारण कार्य नहीं करेगा। तथा  $D_1$  अग्रअभिनति में होने के कारण कार्य करेगा।

$$\therefore \text{कुल प्रतिरोध} = R = 50 + 150 + 100 \\ = 300$$

$$\text{परिपथ में प्रवाहित धारा (I)} = \frac{V}{R} = \frac{6}{300} = \frac{2}{100} = 0.02 \text{ Amp.}$$

प्रश्न 3. उभयनिष्ठ आधार विन्यास में किसी ट्रांजिस्टर को धारा प्रवर्धन है। इसकी उत्जसर्जक धारा में 5.0 मिलीऐम्पियर परिवर्तन करने पर संग्राहक धारा में परिवर्तन की गणना कीजिये। आधार धारा में क्या परिवर्तन होगा।

हल: भयनिष्ठ आधार विन्यास के लिये धारा प्रवर्धन ( $\alpha$ ) = 0.99

उभयनिष्ठ आधार विन्यास के लिये धारा प्रवर्धन ( $\alpha$ ) = 0.99

$$I_E = 5.0 \text{ मिली ऐम्पियर}$$

$$I_E = 5 \text{ mA}$$

$$\alpha = \frac{I_C}{I_E}$$

$$\therefore I_C = I_E \times \alpha = 5 \text{ mA} \times 0.99 \\ = 4.95 \text{ mA}$$

$$\therefore I_E = I_B + I_C \\ I_B = I_E - I_C \\ = 5 \text{ mA} - 4.95 \text{ mA} \\ = .05 \text{ mA}$$

प्रश्न 4. एक PN संधि के लिए विभव प्राचीर का औसतमान 0.1v है तथा संधि पर  $10^5 \text{ V/m}$  का विद्युत क्षेत्र उपस्थिति है। इस संधि के लिए अवक्षय परत की मोटाई कितनी होगी। (उत्तर  $10^{-6} \text{ m}$ )

हल:

$$V_B = 0.1 \text{ V}$$

संधि क्षेत्र पर

$$(E) = 10^5 \text{ V/m}$$

$$\text{अवक्षय परत की मोटाई} = \frac{V_B}{E} = \frac{0.1}{10^5} \\ = 0.1 \times 10^{-5} = 1 \times 10^{-6} \text{ m}$$

प्रश्न 5. एक ट्रांजिस्टर उभयनिष्ठ उत्सर्जक विन्यास में जोड़ा गया है। संग्राहक परिपथ में 8V को शक्ति प्रदाय लगा है तथा संग्राहक के श्रेणी क्रम में लगे  $800\Omega$  प्रतिरोध पर विभवपात 0.5 v है। यदि धारा प्रवर्धन गुणांक  $\alpha = 0.96$  है तो आधार धारा ज्ञात कीजिए।

हल:

$V_{cc} = 8V$ ,  $R_L$  (लोड प्रतिरोध)  $= 800\Omega$  तथा  $V_{out} = 0.5V$   
तथा धारा प्रवर्धन गुणांक  $\alpha = 0.96$  निर्गत सदैव संग्राहक परिपथ में मिलता है।

$$\begin{aligned}\therefore V_{out} &= I_C \times R_C \\ 0.5 &= I_C \times 800 \\ I_C &= \frac{0.5}{800} = 0.000625A \\ &= 0.625mA = 0.63mA\end{aligned}$$

$$\therefore \alpha = 0.96$$

$$\begin{aligned}\therefore \beta &= \frac{\alpha}{1-\alpha} = \frac{0.96}{1-0.96} \\ &= \frac{0.96}{1-0.96} = \frac{96}{4} = 24\end{aligned}$$

$$\text{अब } \beta = \frac{\Delta I_C}{\Delta I_B}$$

$$\begin{aligned}\therefore \Delta I_B &= \frac{\Delta I_C}{\beta} \\ &= \frac{0.63mA}{24} = 0.026mA\end{aligned}$$

प्रश्न 6. एक उभयनिष्ठ उत्सर्जक प्रवर्धक में आधार धारा में  $50\mu A$  की वृद्धि होने पर संग्राहक धारा में  $1.0mA$  की वृद्धि होती है। धारा लाभ  $\beta$  की गणना करो। उत्सर्जक धारा में क्या परिवर्तन होगा। b के प्राप्त मान से a की गणना करो।

(उत्तर  $\beta = 20$ ,  $\Delta I_E = 1050A$ ,  $\alpha = 0.95$ )

हल:

आधार धारा में वृद्धि  $\Delta I_B = 50\mu A$

संग्राहक धारा में वृद्धि  $\Delta I_E = 1.0mA$

$$\text{धारा प्रवर्धक } \beta = \frac{\Delta I_C}{\Delta I_B} = \frac{1.0mA}{50\mu A} = \frac{1000}{50} = 20$$

संग्राहक धारा में परिवर्तन—

$$\begin{aligned}\Delta I_E &= \Delta I_B + \Delta I_C \\ &= 50\mu A + 1.0mA\end{aligned}$$

$$= 50\mu A + 1000\mu A$$


$$= 1050\mu A$$

$\alpha$  के मान के लिये—

$$\alpha = \frac{\beta}{1+\beta} = \frac{20}{20+1}$$

$$= \frac{20}{21} = 0.9523$$

प्रश्न 7. संलग्न चित्र के परिपथ में बहने वाली धारा तथा जेनर डायोड के सिरो के बीच विभवान्तर ज्ञात करो, यदि लोड प्रतिरोध  $R_L = 2k\Omega$  के सिरो के बीच विभवान्तर  $15V$  रहता है। जेनर डायोड की कार्यशील न्यूनतम धारा  $10mA$  है।



हल:

$$\text{लोड प्रतिरोध } (R_L) = 2K\Omega = 2 \times 10^3\Omega$$

$$\text{विभान्तर } (V) = 15V$$

लोड प्रतिरोध में प्रवाहित धारा—

$$\begin{aligned} I_L &= \frac{V}{R_L} = \frac{15}{2 \times 10^3} \\ &= 7.5 \times 10^{-3}A \\ &= 7.5 \text{ mA} \end{aligned}$$

परिपथ में प्रवाहित धारा—

$$\begin{aligned} I &= I_Z + I_L \\ &= 10\text{mA} + 7.5\text{mA} \\ &= 17\text{mA} \end{aligned}$$

न्यूनतम धारा के लिए जेनर डायोड में विभवान्तर लोड प्रतिरोध के बराबर होगा। अतः—

$$V_Z = V_L = 15V$$