\_/5P

Name: Punkte: /31P Note:

## 1) Automatentheorie


Wir bauen einen Quizautomaten: Der Quizmaster stellt zwei Mitspielern eine Frage. Es soll eine Lampe bei dem Mitspieler aufleuchten, der als erstes auf seinen Buzzer (Taster) drückt. Dadurch sieht man, wer als erstes gedrückt hat und der Mitspieler kann dann seine Antwort geben. Eine eingeschaltete Lampe kann nur durch einen Rücksetz-Taster beim Quizmaster ausgeschalten werden. Damit kann die nächste Spielrunde beginnen.

Es gibt also drei Eingabesymbole: BuzzerA, BuzzerB und Rücksetzen. Die Ausgabesymbole sind: LampeA, LampeB und Aus. Die Zustände sind Warten, SpielerA und SpielerB.

1.a) Vervollständige das Zustandsdiagramm und wähle einen sinnvollen Startzustand

Warten

Aus





1.b) Um welchen Automatentyp handelt es sich?

1.c) Wie schaut die Zustandsübertragungsfunktion  $\delta$  und die Ausgabefunktion  $\omega$  aus?

/41
/41

2) Datenintegrität


2.a) Blockparität

/41
/41

Zeige und erläutere an einem Beispiel mit gerader Parität, wieso das Auftreten eines 2-Bit Fehlers nicht korrigierbar ist. Wo sind die Datenbits sowie Spalten-, Zeilen- und Kreuzparität?

\_/2P

3) Synchrones Design




- 3.a) Über welchen Pfad geht der kritische Pfad und welche Verzögerung hat dieser? \_\_\_\_/2
- 3.b) Logischer Hazard

Welche Bedingungen sind notwendig und wo kann ein logischer Hazard in diesem Beispiel vorkommen?

3.c) Timing \_\_\_\_/3P

Vervollständige unten stehendes Timing Diagramm unter Berücksichtigung der Verzögerungszeit. Die Breite von einem Kästchen entspricht 5ns.



3.d) Markiere im obigen Diagramm die Auswirkung des logischen Hazards

\_\_/2P

4) Timing

4.a) Taktberechnung

\_\_\_/3P

Aus welchen Komponenten besteht die minimale Taktperiode? Der kritische Pfad der Kombinatorik ist 32ns. Wie groß ist die minimale Taktperiode? Weiters stehen im Datenblatt des Flip-Flops folgende Daten:

tsu	Input Setup Time	10ns
t <sub>H</sub>	Input Hold Time	3ns
t <sub>PSet</sub>	Propagation Delay Set	15ns
t <sub>PReset</sub>	Propagation Delay Reset	23ns
t <sub>PClock</sub>	Propagation Delay Clock to Output	15ns
t <sub>clockSkew</sub>	Global Clock Skew	3ns

## 4.b) Optimierung des logischen Hazards

/5P

Erweitere die Schaltung so, dass es zu keinem logischen Hazard mehr kommt. Stelle dazu die Wahrheitstabelle sowie das KV Diagramm auf.

