|  |  |  |
| --- | --- | --- |
| 《数字逻辑与数字系统》实验报告 |  | 天津大学本科生实验报告专用纸 |
| 学院 智算学部 年级 2019 级 班级 一 班 姓名 俞林昊 学号 3019207450  课程名称 数字逻辑与数字系统 实验日期 2021.4.25 成绩  同组实验者 无 | **三．实验原理与步骤（注：步骤不用写工具的操作步骤，而是设计步骤）**  1. 写出全加器fulladder.sv代码。   1. module fulladder( 2. input logic A, 3. input logic B, 4. input logic Cin, 5. output logic Cout, 6. output logic S 7. ); 8. assign {S, Cout} = A + B + Cin; 9. endmodule   2. 给出行波进位加法器rsa.sv的代码。   1. module rca( 2. input [3 : 0]   A, B, 3. input Cin, 4. output logic [3 : 0]    S, 5. output logic Cout 6. ); 7. logic C0, C1, C2; 8. fulladder fulladder\_1(.A(A[0]), .B(B[0]), .Cin(Cin), .Cout(C0), .S(S[0])); 9. fulladder fulladder\_2(.A(A[1]), .B(B[1]), .Cin(C0), .Cout(C1), .S(S[1])); 10. fulladder fulladder\_3(.A(A[2]), .B(B[2]), .Cin(C1), .Cout(C2), .S(S[2])); 11. fulladder fulladder\_4(.A(A[3]), .B(B[3]), .Cin(C2), .Cout(Cout), .S(S[3])); 12. module   3. 写出ALU模块alu.sv代码。  准备工作   1. logic [3:0] addalures; 2. logic [3:0] a; 3. logic [3:0] b; 4. rca muxadd(.A(A),.B(B),.Cin(1'b0),.Cout(),.S(addalures));   有/无符号数减法   1. 4'b1100: begin 2. a = A;b = ~B + 1; 3. **if**(A[3] ^ B[3] == 1) 4. OF=1'b0; 5. **else** **if**(A[3] == 1 && addalures[3]==0) 6. OF=1'b1; 7. **else** **if**(A[3] == 0 && addalures[3]==1) 8. OF=1'b1; 9. alures[3:0]=addalures; 10. end 12. 4'b1101: begin 13. a = A;b = ~B + 1; 14. alures[3:0]=addalures[3:0]; 15. end   有/无符号数比较   1. 4'b1110: begin 2. **if** (A[3] & B[3]) alures[3:0] = ((~B + 1) < (~A + 1)); 3. **else** **if** (B[3]) alures[3:0] = 0; 4. **else** **if** (A[3]) alures[3:0] = 1; 5. **else** alures[3:0] = (A < B); 6. end 8. 4'b1111: alures[3:0] = (A < B);     **五．实验中遇到的问题和解决办法**  1. 在判断有符号数乘法的时候感觉回到了之前上计算机组成原理的时候，采用的方法是先对操作数做符号位的扩展，然后乘完了之后，在截断。还有一种暴力算法就是分别判断两个操作数的正负，然后使用分支。  2. 对于有无符号数的减法在本质上和有无符号数的加法是一样的，只要将B设置为~B+1即可。  **六．附加题**  1. 画出实现加/减法运算的逻辑电路原理图，并说明为什么加/减法可以只使用一个加法器进行实现？    因为加减法是对于位操作的，一个加法器就足够了。  2. 给出有符号数加/减法溢出的判断规则？   1. 如果两个数一正一负，那么结果不会溢出。 2. 如果两个数都是正数，但是结果的最高位是1，说明产生了溢出。 3. 如果两个数都是负数，但是结果的最高位是0，说明产生了溢出。   3. 请说明在自动化仿真测试中，如何合理地设计测试向量，选择测试向量的原则是什么？   1. 测试向量要考虑到所有的情况，特别是在进行有无符号数的加减法的时候，要着重考虑溢出的情况。   **教师签字：**  **年 月 日** |
| 实验项目名称 ALU的设计与实现   1. **实验目的** 2. 掌握全加器和行波进位加法器的结构； 3. 熟悉加减法运算及溢出的判断方法； 4. 掌握算术逻辑单元（ALU）的结构； 5. 熟练使用SystemVerilogHDL的行为建模和结构化建模方法对ALU进行描述实现； 6. 为“单周期MIPS处理器的设计与实现”奠定基础。 7. **实验内容**   基于 SystemVerilog HDL 设计并实现一个 4 位 ALU 单元。整个工程的顶层  模块如图 3-4 所示，输入/输出端口如表 3-2 所示。ALU 单元以拨动开关作为操  作数 A、B 以及操作类型控制信号 aluop 的输入，使用 2 个七段数码管显示 ALU  单元的运算结果（1 个数码管用于显示非乘法结果以及乘法结果的低 4 位，另一  个数码管显示乘法结果的高 4 位），使用 2 个 LED 灯显示加/减法是否溢出。注  意，顶层模块由两个子模块组成，其中，一个是 ALU 单元，另一个是 7 段数码  管动态显示扫描单元。同学们只需要实现 ALU 单元即可，动态显示扫描单元在  工程中直接提供。   1. ALU 单元的输入 A 和 B 均是补码形式。 2. 实现加法和减法时，不能使用 “+”和 “-”两种运算符，且只能通过一个行波进位加法器和其它必要的逻辑电路实现。 3. 可以使用 “\*”运算符实现乘法，但该运算符 在只适用无符号数的乘法，有符号数的乘法需要同学们考虑如何处理。 4. 实现算术右移时， 可以 使用运算符“>>>”。   基本逻辑运算   1. OF = 1'b0; 2. ZF = 1'b0; 3. alures[7:4] = 4'b0000; 4. **case**(aluop) 5. 4'b0000: alures[3:0] = A & B; 6. 4'b0001: alures[3:0] = A | B; 7. 4'b0010: alures[3:0] = A ^ B; 8. 4'b0011: alures[3:0] = ~(A & B); 9. 4'b0100: alures[3:0] = ~A; 10. 4'b0101: alures[3:0] = A << B[2:0]; 11. 4'b0110: alures[3:0] = A >> B[2:0]; 12. 4'b0111: alures[3:0] = A >>> B[2:0];   有/无符号数惩乘法   1. 4'b1000: alures = A \* B; 2. 4'b1001: begin 3. logic [7:0] temp1; 4. logic [7:0] temp2; 5. logic [15:0] temp3; 6. temp1 = {A >>> 3 ,A[3:0]}; 7. temp2 = {B >>> 3 ,B[3:0]}; 8. temp3 = temp1 \* temp2; 9. alures= temp3 [7:0]; 10. end   有/无符号数加法   1. 4'b1010: begin 2. a = A;b = B; 3. **if**(A[3] ^ B[3] == 1) 4. OF=1'b0; 5. **else** **if**(A[3] == 1 && addalures[3]==0) 6. OF=1'b1; 7. **else** **if**(A[3] == 0 && addalures[3]==1) 8. OF=1'b1; 9. alures[3:0]=addalures; 10. end 11. 4'b1011: begin 12. a = A;b = B; 13. alures[3:0]=addalures[3:0];  end     **四．仿真与实验结果（注：仿真需要给出波形图截图，截图要清晰，如果波形过长，可以分段截取；实验结果为远程FPGA硬件云平台的截图）**  注：远程FPGA硬件云平台截图只需要一个测试激励即可 |