

单位代码: 10293 密 级:

南京邮电大学



论文题目：一种超低功耗 RTC 电路的研究与设计

学 号 1220024327

姓 名 李宜书

导 师 陈德媛

专业学位类别 电子信息硕士

类	型	全日制
1	1	1
2	2	2
3	3	3
4	4	4
5	5	5
6	6	6
7	7	7
8	8	8
9	9	9
10	10	10
11	11	11
12	12	12
13	13	13
14	14	14
15	15	15
16	16	16
17	17	17
18	18	18
19	19	19
20	20	20
21	21	21
22	22	22
23	23	23
24	24	24
25	25	25
26	26	26
27	27	27
28	28	28
29	29	29
30	30	30
31	31	31
32	32	32
33	33	33
34	34	34
35	35	35
36	36	36
37	37	37
38	38	38
39	39	39
40	40	40
41	41	41
42	42	42
43	43	43
44	44	44
45	45	45
46	46	46
47	47	47
48	48	48
49	49	49
50	50	50
51	51	51
52	52	52
53	53	53
54	54	54
55	55	55
56	56	56
57	57	57
58	58	58
59	59	59
60	60	60
61	61	61
62	62	62
63	63	63
64	64	64
65	65	65
66	66	66
67	67	67
68	68	68
69	69	69
70	70	70
71	71	71
72	72	72
73	73	73
74	74	74
75	75	75
76	76	76
77	77	77
78	78	78
79	79	79
80	80	80
81	81	81
82	82	82
83	83	83
84	84	84
85	85	85
86	86	86
87	87	87
88	88	88
89	89	89
90	90	90
91	91	91
92	92	92
93	93	93
94	94	94
95	95	95
96	96	96
97	97	97
98	98	98
99	99	99
100	100	100

专业（领域）

论文提交日期 二〇二三年五月

Research and design of an ultra-low-power RTC circuit

Thesis Submitted to Nanjing University of Posts and
Telecommunications for the Degree of
Master of Electronic Information



By

Yishu Li

Supervisor: Prof. Deyuan Chen

May 2023

摘要

由于物联网的快速发展，电子类产品需求越来越大，实时时钟（Real-time Clock, RTC）电路在电子类产品中得到广泛应用。由于大多数电子产品使用电池供电，为了设备可以长时间工作，处理器通常会控制系统进入睡眠状态，只有 RTC 电路需要维持工作状态，因此低功耗的 RTC 电路对于降低系统功耗、延长电池寿命具有重要意义。

本文首先从应用需求出发详细分析了晶体振荡器的工作原理，阐述了 RTC 电路的整体架构，在此基础上设计了一种超低功耗 RTC 电路，其主要包括超低功耗晶体振荡器和数字模块电路两部分。根据晶体振荡器起振和停振情况下输出电压信号平均值的特性，提出了一种能够获得振荡器维持振荡状态所需的最小电流的方法，同时提出了两种不同的数字控制电路结构为晶体振荡器提供电流控制信号，大大降低了晶体振荡器电路的功耗。采用电阻对基准电流源进行温度补偿，降低了基准电流源的温度系数。通过减小 MOS 管尺寸，降低了施密特触发器的动态功耗。数字模块电路主要包括电平转换、寄存器、计数器和 wakeup 等模块，采用标准单元库的低功耗设计，其中计数器采用异步计数的方式，有效降低了系统的功耗。

本文基于 28 nm CMOS 工艺设计了一种超低功耗 RTC 电路，版图面积为 $643\ \mu\text{m} \times 540\ \mu\text{m}$ 。仿真实验结果表明，在 1.8 V 电源电压下，振荡器电路能够在 200 ms 内快速起振，振荡频率为 32.768 kHz，在 -40~85℃ 下的最大频率偏差为 78.3 ppm，输出时钟信号稳定后振荡器的工作电流仅为 248.9 nA，最终超低功耗 RTC 电路的整体待机电流约为 290.6 nA。

关键词：晶体振荡器，实时时钟，快速起振，超低功耗

Abstract

Due to the rapid development of the Internet of Things, the demand for electronic products is increasing. Real-time clock (RTC) circuits are widely used in electronic products. Since most electronic products are battery-powered, it is important for the device to work for a long time. To achieve this, the processor usually controls the system to enter sleep mode, while only the RTC circuit needs to maintain its operating state. Therefore, a low-power RTC circuit is crucial in reducing system power consumption and extending battery life.

This thesis first analyzes the working principle of crystal oscillator in detail from the application requirements, elaborates the overall architecture of RTC circuit. On this basis, an ultra-low-power RTC circuit is designed, which comprises an ultra-low-power crystal oscillator and a digital module circuit. Based on the characteristics of the average value of the output voltage signal under the start-up and shutdown conditions of the crystal oscillator, a method is proposed to obtain the minimum current required by the oscillator to maintain the oscillating state. Two different digital control circuit structures are proposed to provide current control signals for the crystal oscillator, which greatly reduces the power consumption of the crystal oscillator circuit. The temperature coefficient of the reference current source is reduced by using resistors to compensate the temperature of the reference current source. By reducing the size of the MOS transistors, the dynamic power consumption of the Schmidt trigger is reduced. The digital module circuit mainly includes level converters, registers, counters and wakeup modules. All modules use a low-power design approach based on standard cell libraries. The asynchronous counting technique is adopted for the counters to minimize power consumption.

In this thesis, an ultra-low-power RTC circuit is designed based on the 28 nm CMOS process. The layout area is $643\ \mu\text{m} \times 540\ \mu\text{m}$. The simulation results show that the oscillator circuit can start quickly within 200 ms under the supply voltage of 1.8 V, the oscillation frequency is 32.768 kHz. The maximum frequency deviation at $-40\sim 85^{\circ}\text{C}$ is 78.3 ppm. The operating current of the oscillator after the output clock signal stabilizes is only 248.9 nA, and the overall standby current of the final ultra-low-power RTC circuit is about 290.6 nA.

Key words: Crystal oscillator, Real-time clock, Fast start-up, Ultra-low power consumption

目 录

第一章 绪论.....	1
1.1 研究背景及意义.....	1
1.2 国内外研究现状.....	2
1.3 论文的主要研究内容和组织架构	3
第二章 晶体振荡器原理分析	5
2.1 石英晶体振荡器的基本原理	5
2.1.1 石英晶体的基本特性.....	5
2.1.2 石英晶体等效模型.....	5
2.1.3 晶体振荡器的结构.....	7
2.1.4 晶体振荡器的工作原理.....	7
2.1.5 皮尔斯振荡器原理.....	8
2.1.6 负阻分析法.....	10
2.2 晶体振荡器的性能指标.....	14
2.3 RTC 电路整体架构.....	15
2.4 本章小结.....	16
第三章 超低功耗晶体振荡器设计	18
3.1 电路架构.....	18
3.2 基准电流源.....	20
3.2.1 基准电流源原理与设计	20
3.2.2 基准电流源仿真.....	22
3.3 皮尔斯振荡器.....	23
3.3.1 皮尔斯振荡器设计	23
3.3.2 皮尔斯振荡器仿真.....	24
3.4 施密特触发器.....	25
3.4.1 施密特触发器原理与设计	25
3.4.2 施密特触发器仿真分析.....	26
3.5 数字控制电路.....	27
3.5.1 数字控制电路整体结构.....	27
3.5.2 窗口比较器设计与仿真.....	30
3.5.3 可自动切换至最低功耗的数字控制电路	33
3.6 总体电路仿真.....	35
3.7 本章小结.....	38
第四章 数字模块电路设计	39
4.1 电平转换电路.....	39

4.1.1 电平转换电路设计	39
4.1.2 电平转换电路的仿真分析	41
4.2 寄存器	41
4.2.1 寄存器原理与设计	42
4.2.2 寄存器仿真结果分析	43
4.3 计数器	44
4.3.1 计数器原理与设计	44
4.3.2 计数器仿真结果分析	47
4.4 wakeup 模块	48
4.4.1 wakeup 模块原理与分析	48
4.4.2 wakeup 模块仿真分析	51
4.5 本章小结	52
第五章 版图设计与后仿真	53
5.1 版图设计	53
5.2 电路后仿真分析	54
5.2.1 基准电流源后仿真	54
5.2.2 皮尔斯振荡器后仿真	55
5.2.3 晶体振荡器整体电路后仿真	56
5.2.4 RTC 整体电路后仿真	57
5.3 本章小结	59
第六章 总结与展望	60
6.1 本文工作总结	60
6.2 工作展望	61
参考文献	62

专用术语注释表

缩略词说明:

RTC	Real-Time Clock	实时时钟
ULP	Ultra-Low Power	超低功耗
CPU	Central Processing Unit	中央处理器
CMOS	Complementary Metal Oxide Semiconductor	互补金属氧化物半导体
DLL	Delay Locked Loop	延迟锁定环
PVT	Process Voltage Temperature	工艺电压温度
OPA	Operational Amplifier	运算放大器
DFF	Data Flip-Flop	D 触发器
HA	Half Adder	半加器
FA	Full Adder	全加器
POR	Power On Reset	上电复位
LVS	Layout Versus Schematic	版图与电路一致性检查
DRC	Design Rule Check	设计规则检查

插图清单

图 1.1 典型的 ULP 系统功耗组成	1
图 2.1 石英晶体等效模型	5
图 2.2 晶体等效模型的阻抗-频率曲线和相位-频率曲线	6
图 2.3 三点式振荡器的结构	7
图 2.4 晶体振荡器正反馈环路模型	7
图 2.5 皮尔斯振荡器的结构图	8
图 2.6 CMOS 反相器的小信号模型	9
图 2.7 皮尔斯振荡器简化模型	10
图 2.8 皮尔斯振荡器的小信号模型	11
图 2.9 非线性部分阻抗 Z_C 在复平面的轨迹	12
图 2.10 反相器的跨导随电流变化曲线	13
图 2.11 等效负阻随跨导变化曲线	14
图 2.12 超低功耗 RTC 电路原理框图	15
图 3.1 超低功耗晶体振荡器电路的整体结构	18
图 3.2 寻找最小电流对应电流控制信号 C_{T0} 的流程图	19
图 3.3 经典结构的基准电流源	20
图 3.4 带启动电路的 50 nA 基准电流源	22
图 3.5 基准电流源的温度特性仿真曲线	22
图 3.6 基准电流源上电启动时序过程	23
图 3.7 改进的皮尔斯振荡电路结构	24
图 3.8 晶体的阻抗和相位响应曲线	24
图 3.9 皮尔斯振荡器起振波形	25
图 3.10 施密特触发器的电路结构	25
图 3.11 施密特触发器的输入输出波形	26
图 3.12 施密特触发器的电流波形	27
图 3.13 数字控制电路的整体结构	28
图 3.14 传统结构的窗口比较器及其电压传输特性	30
图 3.15 基于 CMOS 反相器的窗口比较器	30
图 3.16 CMOS 反相器的基本结构及其电压传输特性	31
图 3.17 反相器 1 和反相器 2 的电压传输特性曲线	32
图 3.18 窗口比较器的仿真结果	33
图 3.19 可自动切换至最低功耗的数字控制电路	33
图 3.20 全加器的电路结构	34
图 3.21 寻找最小电流过程的瞬态图	35
图 3.22 寻找最小电流过程中的数字控制信号波形	35
图 3.23 可自动切换最小电流的振荡器电路的整体仿真波形	36
图 3.24 可自动切换至最低功耗的数字控制信号波形	36
图 3.25 起振后以最低功耗工作的瞬态波形	37
图 3.26 振荡稳定后局部放大波形	37
图 3.27 振荡器起振阶段电流波形	38
图 3.28 振荡器稳定后电流波形	38
图 4.1 核心电压上电检测电路	39

图 4.2 低电平转高电平电路	40
图 4.3 高电平转低电平电路	40
图 4.4 核心电压上电检测电路的仿真结果	41
图 4.5 低电平转高电平电路的仿真结果	41
图 4.6 寄存器结构	42
图 4.7 D 锁存器电路结构	42
图 4.8 D 锁存器的仿真结果	43
图 4.9 计数器结构示意图	44
图 4.10 主从结构 D 触发器的结构示意图	45
图 4.11 计数寄存器的结构示意图	46
图 4.12 分频器的瞬态仿真波形	47
图 4.13 计数器的瞬态仿真波形	47
图 4.14 计数器消耗电流波形	48
图 4.15 wakeup 模块的结构图	49
图 4.16 上电复位模块 por_rtc 的结构图	49
图 4.17 单稳态电路结构图	50
图 4.18 延迟时间设置的结构图	50
图 4.19 上电复位模块仿真结果	51
图 4.20 单稳态电路仿真结果	51
图 4.21 开机后关机的仿真结果	52
图 4.22 延迟开机后关机的仿真结果	52
图 5.1 RTC 电路的整体版图	54
图 5.2 基准电流源温度特性后仿真波形	55
图 5.3 振荡器后仿真起振波形	55
图 5.4 皮尔斯振荡器的频率偏差随温度变化曲线	56
图 5.5 后仿真中最小电流寻找过程的瞬态图	56
图 5.6 超低功耗晶体振荡器后仿真波形	57
图 5.7 RTC 整体电路后仿真波形	58

插表清单

表 2.1 RTC 电路的总体设计指标 15

表 3.1 不同工艺角以及温度下施密特触发器的仿真结果 27

表 3.2 一位全加器的真值表..... 34

表 3.3 稳定后的超低功耗晶体振荡器各部分电流 38

表 4.1 D 锁存器对应的功能表..... 43

表 4.2 主从结构 D 触发器对应的功能表 46

表 5.1 晶体振荡器在不同工艺角下的性能指标 57

表 5.2 待机状态下各模块的电流 58

表 5.3 本文晶振性能指标与其他文献对比 58

表 5.4 超低功耗 RTC 电路的设计指标和仿真结果对比..... 59


第一章 绪论

1.1 研究背景及意义

近年来，物联网技术快速发展，便携式移动设备越来越丰富，功能越来越多，在生物医学、军事和环境调查等领域有广泛应用^[1]。这些智能移动设备通常使用电池供电，但是受到电池技术的限制，为了设备长时间工作，移动设备需要在不消耗大量电量的情况下实现时间记录、闹钟等基本功能，低功耗的实时时钟（Real-Time Clock，RTC）电路可以满足这些需求。

RTC 电路已在计算机、通信、家电等领域得到广泛应用。随着芯片工艺的不断升级和市场需求的变化，RTC 电路的设计和发展也经历了多个阶段^[2]。早期的 RTC 电路采用的是晶体管和二极管等离散器件构成的电路，虽然能够满足基本的时钟计数功能，但其精度和稳定性较差并且功耗较大。随着集成电路的出现，RTC 电路逐渐采用了数字集成电路，实现了更高的精度和稳定性，功耗也得到降低^[3]。20 世纪 80 年代末 90 年代初，RTC 电路采用了集成晶振和时钟计数器的单个芯片解决方案，大大提高了集成度和可靠性。21 世纪以来，随着电子产品的迅速普及，RTC 电路的应用场景也不断扩大，芯片中集成的功能也越来越多^[4]。

在现代 RTC 电路的设计和发展中，功耗问题在移动设备、智能家居等领域中显得尤为重要，RTC 电路用于提供精确时间基准^[5]，RTC 电路根据时间基准计数产生时、分、秒、日历等时间和日期信息，接着将这些信息传递给微控制单元来定期同步和唤醒系统。典型超低功耗（Ultra-Low Power，ULP）系统的功耗组成如图 1.1 所示，低功耗模式下芯片的大部分功能电路会进入休眠模式，为了确保整个系统的正常工作，必须有一部分电路一直处于开启状态，例如 RTC 电路，系统需要 RTC 电路对系统进行定期的同步和唤醒^[6]。RTC 电路的功耗决定了芯片在低功耗模式下的平均功耗，一个超低功耗的 RTC 电路可以极大地提高系统的待机时间。



在过去几年中, 由于低功耗技术的不断发展和创新, RTC 电路的功耗已经得到了很大的降低, 这使得其在节能和延长电池寿命方面发挥了越来越重要的作用^[7]。RTC 电路的未来发展趋势将越来越注重功耗和精度的平衡, 同时结合新兴领域和应用需求, 采用更加先进和创新的设计方案, 以满足市场的需求和技术的发展。同时, RTC 电路的设计和发展还需要面临更多的挑战, 如高温、高湿、高辐射等复杂环境下的稳定性问题^[8]。

RTC 电路是系统进入低功耗休眠模式后唯一保持工作的电路, 用来同步和唤醒系统、系统调度等, 因此在保持时钟精确度的同时降低 RTC 电路的功耗显得极为重要^[9]。低功耗 RTC 电路一般由振荡器和简单的分频器组成, 其中振荡器电路主要分为晶体振荡器、张弛振荡器以及环型振荡器三种, 在实际应用中, 由于石英晶体具有较高的品质因数, 晶体振荡器具有高精度、对温度、电压以及工艺 (Process Voltage Temperature, PVT) 的敏感性较低等优点^[10], 因此晶体振荡器经常在 RTC 电路中使用。晶体振荡器是 RTC 电路功耗的主要来源^[11], 是 RTC 电路模拟部分中功耗最大的模块, 完成低功耗晶体振荡器的设计是降低 RTC 电路功耗的关键, 因此设计一个超低功耗晶体振荡器意义重大。本文将对晶体振荡器的低功耗技术进行分析和研究, 在理论分析和结构改进相结合的基础上, 完成超低功耗 RTC 电路的设计。

1.2 国内外研究现状

石英晶体振荡器最早诞生于 20 世纪 20 年代, 科学家开始用石英晶体控制振荡器频率并开发了石英晶体的等效电路。1950 年, 贝尔实验室开发了石英晶体合成技术, 晶体振荡器得以实现大规模的量产。1968 年, Juergen Staudte 发明针对于晶体的先进光刻工艺, 能够很大程度上缩小石英晶体振荡器器的尺寸。进入 21 世纪后, 信息化时代到来, 各种便携电子设备爆发式发展, 为了适应新时代电子设备的需求, 晶体振荡器向着小尺寸、高精度、低功耗的方向发展^[12]。

为了降低晶体振荡器的功耗, 国内外诸多学者提出了许多电路结构和技术。

2012 年, 日本东京大学的 Akira Saito 等人通过优化晶体振荡器中反相器的栅极宽度, 并利用 CMOS 工艺缩放减小栅极长度, 降低晶体振荡器的最小工作电压, 使得输出振幅减小从而降低功耗, 基于 40 nm CMOS 工艺设计并制作了工作在 0.35 V 电压下总体功耗为 4.1 μ W 的晶体振荡器^[13]。

2014 年, Keng-Jan Hsiao 等人利用脉冲驱动控制技术, 晶体振荡器在 0.15 V 电压下功耗仅为 2 nW, 但在较高温度条件下功耗会呈指数增长, 在 80°C 时功耗会增加 15 倍^[14]。

2015 年, 美国密歇根大学的 Dongmin Yoon 等人提出一种新型晶体振荡器, 利用延迟锁

定环 (Delay Locked Loop, DLL) 精确生成的脉冲驱动来维持石英晶体的振荡, 使用高压增强驱动, 低压维持极小的振荡幅度, 使用 180 nm CMOS 工艺, 最终实现功耗为 5.58 nW 的晶体振荡器, 然而 DLL 等脉冲控制电路也引入了较大的功率和面积^[15]。

2016 年, Aatmesh Shrivastava 等人使用低阈值电压的晶体管构成放大器, 使用自充电技术控制放大器周期性打开和关闭, 并利用外部校准电路控制晶体管的尺寸, 使用 130 nm CMOS 工艺技术, 在 0.3 V 电压下的功耗仅为 1.5 nW, 但是晶体振荡器需要 31 s 的超长起振时间^[16]。

2017 年, Abhirup Lahiri 等人在不使用大的耦合电容基础上提出跨导增强技术, 增加了振荡器的启动裕度, 并使用反馈回路调节偏置电流和振荡幅度, 在 40 nm CMOS 工艺下, 实现了一个功耗为 49 nW 的晶体振荡器^[17]。

2020 年, Mariana Siniscalchi 等人用施密特触发器代替皮尔斯振荡器中的反相放大器, 在 130 nm CMOS 工艺下实现了两个可以工作在 60 mV 电源电压下的晶体振荡器, 晶体振荡器的功耗分别为 2.26 nW 和 15 nW, 起振时间分别为 14.5 s 和 13 s^[18]。

近年来国内对低功耗晶体振荡器的研究也取得了较大进展, 正在逐步缩小与国外的差距。

2012 年, 电子科技大学的倪春晓等人对皮尔斯振荡器中的放大器进行改进, 并增加了快速启动电路, 使用 65 nm CMOS 工艺, 最终测得振荡器的工作电流均低于 400 nA^[19]。

2016 年, 华中科技大学的孙磊利用两个带使能控制端的反相放大器, 在起振时两个放大器都工作, 具有很高的增益, 稳定后调节使能控制端, 关闭其中一个放大器, 减小增益, 降低了晶体振荡器的功耗, 但是增益大幅度降低容易使振荡器停止振荡^[20]。

2021 年, 湘潭大学的秦缤等人使用振幅自动控制技术, 加快了晶体振荡器的起振时间, 对振荡器的幅度进行阈值检测, 起振后控制开关关闭降低跨导来降低功耗, 最终测得振荡器起振时间小于 177 ms, 平均工作电流约为 0.75 μ A^[21]。

1.3 论文的主要研究内容和组织架构

本文基于 28 nm CMOS 工艺设计了一种超低功耗 RTC 电路, 该电路主要包括超低功耗晶体振荡器和数字模块电路两部分, 其中超低功耗晶体振荡器为本文的研究重点。振荡器电路通常在起振时需要较大的电流, 而起振后一般只需要较小电流就可以维持振荡, 但是维持振荡状态所需的最小电流很难获得, 为了确保振荡器在起振后能够维持振荡状态, 对振荡器的工作电流必须进行设计以确保振荡器正常工作, 这必然会增加振荡器的功耗。针对以上问题, 本文提出了一种振荡器工作状态检测电路, 可以获得振荡器维持振荡状态所需要的最小电流, 使振荡器快速起振后以最小电流维持振荡, 能够有效降低晶体振荡器的功耗, 从而有

效降低 RTC 电路的整体功耗。数字模块电路采用标准单元库的低功耗设计，主要包括电平转换、寄存器、计数器和 wakeup 等模块，其中计数器采用异步计数的方式，有效降低了系统的功耗。

本文的章节架构安排如下：

第一章为文章的绪论。主要介绍低功耗 RTC 电路的研究背景和意义，对低功耗晶体振荡器的研究现状进行总结，最后对论文的研究内容和组织结构进行阐述。

第二章首先介绍了石英晶体振荡器的原理、等效模型、基本结构，详细分析了晶体振荡器的起振原理，为第三章超低功耗晶体振荡器的设计提供理论依据，最后在此基础上提出 RTC 电路的设计指标和设计架构。

第三章首先介绍超低功耗晶体振荡器的整体设计架构，然后对基准电流源、皮尔斯振荡器、施密特触发器和数字控制电路等各个子模块的设计进行详细分析，最后对超低功耗晶体振荡器整体电路进行仿真结果分析。

第四章介绍数字模块电路部分，包括电平转换电路、寄存器、计数器和 wakeup 模块，对每个模块的电路结构和功能进行详细分析，并对每个模块的功能进行仿真验证。

第五章首先介绍版图设计的基本流程，给出整个电路的版图，最后对超低功耗 RTC 电路进行后仿真。

第六章是全文的总结，分析了论文的不足和对未来的展望。

最后是致谢部分。

第二章 晶体振荡器原理分析

晶体振荡器是 RTC 电路中最重要模块，晶体振荡器的功耗对于电池寿命和系统功耗至关重要，本章将主要介绍晶体振荡器的基本原理。首先介绍石英晶体的基本特性和等效模型，接着介绍晶体振荡器的不同结构和工作原理。然后重点分析了皮尔斯振荡器的工作原理，利用负阻分析法得出振荡器的起振条件，最后详细阐述了晶体振荡器的性能指标，在此基础上提出 RTC 电路的设计指标及其设计架构。

2.1 石英晶体振荡器的基本原理

2.1.1 石英晶体的基本特性

石英晶体主要成分是二氧化硅，呈现六角锥形，具有明显的压电效应：若在晶片的极板间加电场，在电场方向上晶体会产生机械形变；若在晶片极板间施加机械力，正负电荷会在极板上聚集，晶体会产生感应电场^[22]。当给晶体施加交变电压时，晶体将产生机械振动，产生交变电流，当交变电压频率和晶体的固有振荡频率相等时，发生压电谐振，此时振幅最大，产生的交变电流最大。将晶体沿特定方向切割做成薄片，在石英晶片的两面涂上银层作为电极，在电极上焊上两根引线固定在管脚，就构成了石英晶体谐振器。石英晶体的固有振荡频率和晶片厚度有关，振荡频率越高，晶片就越薄，石英晶体就更容易损坏，而振荡频率的稳定性与石英晶体的切割方式和材料有关。为了让石英晶体达到更高的振荡频率，一般让晶体工作于泛音方式，泛音状态下石英晶体在基频的谐波频率上发生振荡，频率为基频 3 倍、5 倍、7 倍，但是泛音次数过高晶体的性能会显著下降^[23]。

2.1.2 石英晶体等效模型




图 2.1 石英晶体等效模型

图 2.1 为石英晶体等效模型，其中 C_0 是并联电容， L_M 是运动电感， C_M 是运动电容， R_M 是运动电阻^[24]。石英晶体等效电路的等效阻抗如下：

$$Z(j\omega) = \frac{\frac{1}{j\omega C_0} \left(R + j\omega L_M + \frac{1}{j\omega C_M} \right)}{R + j\omega L_M + \frac{1}{j\omega C_M} + \frac{1}{j\omega C_0}} \quad (2.1)$$

石英晶体等效电路有两个谐振频率，等效阻抗最小时存在串联谐振频率：

$$f_q = \frac{1}{2\pi\sqrt{L_M C_M}} \quad (2.2)$$

等效阻抗最大时达到并联谐振频率：

$$f_p = f_q \sqrt{1 + \frac{C_M}{C_0}} \quad (2.3)$$

石英晶体等效模型的阻抗-频率曲线和相位-频率曲线如图 2.2 所示^[25]。当频率较低时，晶体等效电路表现为容性，当 $f_q < f < f_p$ 时，石英晶体呈感性，当 $f > f_p$ 时，表现为容性。由于 $C_0 \geq C_M$ ，所以 f_q 和 f_p 非常接近，石英晶体呈感性的频带很窄，振荡的带宽很小，品质因数 Q 很高，品质因数 Q 是晶体在谐振状态下存储能量和损耗能量的比值， Q 值越高，晶体在谐振状态下存储的能量就越多，能量损耗越少，因此晶体具有很好的频率稳定性，抗干扰能力强。

$$Q = \frac{\omega}{R_M} L_M = \frac{1}{\omega R_M C_M} \quad (2.4)$$




图 2.2 晶体等效模型的阻抗-频率曲线和相位-频率曲线

晶体具有串联和并联两种谐振模式，串联谐振模式发生在串联谐振频率处，晶体等效为

小电阻，不需要外部电容，而并联谐振模式需要外部负载电容 C_L ，并联谐振模式下晶体呈感性，与负载电容 C_L 组成三点式振荡器，此时晶体的振荡频率表达式如下：

$$f_N = f_q \sqrt{1 + \frac{C_s}{2(C_L + C_0)}} \quad (2.5)$$

从式 (2.5) 可以看出，晶体实际的振荡频率与晶体本身参数和负载电容 C_L 大小有关，可以通过调节负载电容来略微改变晶体的振荡频率。

2.1.3 晶体振荡器的结构

三点式振荡器是一种基于石英晶体的振荡器，广泛应用于无线通信、射频电路、频率控制电路等领域，三点式振荡器根据不同的接地点和输出分为皮尔斯振荡器、考毕兹振荡器、桑托斯振荡器三种不同结构^[26]，如图 2.3 所示。




图 2.3 三点式振荡器的结构

考毕兹振荡器和桑托斯振荡器的晶体各有一端接地，输出端都在 MOS 管的源极，皮尔斯振荡器的 MOS 管源极接地，稳定振荡时栅极和漏极都可以作为输出端。皮尔斯振荡器由于结构较为简单、稳定性更好、频率精度高、输出功率大等优点，在实际应用中最为广泛。

2.1.4 晶体振荡器的工作原理

晶体振荡器实质上是一个在固定频率下工作的正反馈环路，如图 2.5 所示， $A(j\omega)$ 和 $F(j\omega)$ 分别为放大电路和反馈网络的传输函数。




图 2.4 晶体振荡器正反馈环路模型

晶体振荡器正反馈环路的传输函数表示为：

$$A_f = \frac{V_o}{V_i} = \frac{A(j\omega)}{1 - A(j\omega)F(j\omega)} \quad (2.6)$$

晶体振荡器不需要外部输入信号激励，电源上电时的任何微小的噪声扰动都可以成为激励信号，经过正反馈环路被不断放大，晶体振荡器起振要满足巴克豪森准则^[27]：

$$|A(j\omega)| \cdot |F(j\omega)| \geq 1 \quad (2.7)$$

$$\Phi_A + \Phi_F = 2n\pi \quad (2.8)$$

所以，当环路总相移为 360° 的整数倍时，环路增益应至少大于 1。由于正反馈的作用晶体两端信号幅度逐渐增大，放大电路进入非线性区，晶体两端的信号幅度开始受到限制，环路增益下降到 1，振荡器输出振幅稳定的周期性正弦信号。

2.1.5 皮尔斯振荡器原理

皮尔斯振荡器的结构图如图 2.5 所示，其中放大电路由 CMOS 反相器构成，从输入到输出可以提供约 180° 的相移， R_f 是直流偏置电阻，使反相器中的 MOS 管工作在饱和区以获得较大的增益。 C_1 、 C_2 是晶体振荡器的负载电容，与晶体构成选频网络，提供另外所需的 180° 相移，只有符合晶体特定频率的信号才会被选择出来并进行放大，通过改变负载电容的大小，可以实现对振荡频率的微调^[28]。




图 2.5 皮尔斯振荡器的结构图

CMOS 反相器对应的小信号模型如图 2.6 所示, 由小信号分析可得 CMOS 反相器的增益方程如下:

$$A = A_0 \frac{1 - \frac{s}{z}}{1 - \frac{s}{p}} \quad (2.9)$$

其中, 低频增益 A_0 、右半平面零点 z 、左半平面极点 p 表达式如下:

$$A_0 = GM \cdot R_0 = -\frac{g_{mN} + g_{mP}}{g_{dsN} + g_{dsP}} \quad (2.10)$$

$$z = \frac{g_{mN} + g_{mP}}{C_{gdN} + C_{gdP}} \quad (2.11)$$

$$p = -\frac{g_{dsN} + g_{dsP}}{C_{gdN} + C_{gdP} + C_{dbN} + C_{dbP} + C_L} \approx -\frac{g_{dsN} + g_{dsP}}{C_L} \quad (2.12)$$

其中 g_{mN} 和 g_{mP} 分别为 NMOS 和 PMOS 管的跨导, g_{dsN} 和 g_{dsP} 分别为 NMOS 和 PMOS 管的漏极电导, C_{gdN} 和 C_{gdP} 分别为 NMOS 和 PMOS 管的栅极-漏极寄生电容, C_{dbN} 和 C_{dbP} 分别为 NMOS 和 PMOS 管的漏极-衬底寄生电容。

零点 z 在较高频率处, 因此 CMOS 反相器可以看成是单极点系统^[29], 增益带宽积 GBW 表达式如下:

$$GBW = A_0 \cdot p = \frac{g_{mN} + g_{mP}}{C_L} \quad (2.13)$$

可以看出反相器的增益带宽积与反相器的跨导成正比, 与负载电容 C_L 成反比。由于晶体的选频特性, 在谐振频率处电路存在 360° 的相移, 此时环路增益大于 1 就可以满足起振条件, 因此可以通过调节反相器的跨导来使得晶体振荡频率处的增益大于 1。




图 2.6 CMOS 反相器的小信号模型

2.1.6 负阻分析法

负阻分析法是根据振荡器的阻抗性质进行起振条件判断的分析方法^[30]，是巴克豪森准则的另一种表现形式。皮尔斯振荡器简化模型如图 2.7 所示，将皮尔斯振荡器的阻抗分为两部分，一部分为晶振等效模型中的 RLC 支路的线性阻抗 Z_M ，另外一部分为放大器和电容组成的非线性阻抗 Z_C 。线性阻抗 Z_M 的实部为电阻 R_M ，当有电流流过时会消耗能量，因此产生振荡的关键条件就是非线性阻抗 Z_C 所提供的负阻能够补偿这部分消耗的能量^[31]，那么 Z_C 提供的负阻必须超过晶体中的等效串联电阻 R_M ，当电路维持稳定振荡时， Z_C 提供的负阻大小刚好等于 R_M ，即满足如下表达式：

$$\operatorname{Re}(Z_C) = -R_M \quad (2.14)$$




图 2.7 皮尔斯振荡器简化模型

皮尔斯振荡器的小信号模型如图 2.8 所示， Z_M 为皮尔斯振荡器中的线性部分，表达式如下：

$$Z_M = R_M + j\omega L_M + \frac{1}{j\omega C_M} = R_M + \frac{j}{\omega_M C_M} \left(\frac{\omega}{\omega_M} - \frac{\omega_M}{\omega} \right) = R_M + j \frac{2P}{\omega C_M} \quad (2.15)$$

其中 ω_M 为晶体串联谐振对应的角频率， p 为频率牵引系数，表达式如下：

$$P = \frac{\omega - \omega_M}{\omega_M} \quad (2.16)$$

Z_C 为皮尔斯振荡器中的非线性部分，其中 A 点和 B 点电位表达式如下：

$$V_A = -I_X \cdot \frac{1}{j\omega C_1} \quad (2.17)$$

$$V_B = \left[I_X - \left(-g_m \cdot I_X \cdot \frac{1}{j\omega C_1} \right) \right] \frac{1}{j\omega C_2} = \left(I_X + g_m \cdot I_X \cdot \frac{1}{j\omega C_1} \right) \frac{1}{j\omega C_2} \quad (2.18)$$

那么 B 点和 A 点间的电压可以表示为:

$$V_{BA} = V_B - V_A = \left(I_X + g_m \cdot I_X \cdot \frac{1}{j\omega C_1} \right) \frac{1}{j\omega C_2} + I_X \cdot \frac{1}{j\omega C_1} \quad (2.19)$$

等式两边同时除以电流 I_X 后得到:

$$\frac{V_{BA}}{I_X} = -\frac{g_m}{\omega^2 C_1 C_2} + \frac{1}{j\omega C_1} + \frac{1}{j\omega C_2} \quad (2.20)$$

可以看出,放大器和电容 C_1 、 C_2 可以等效为一个负阻和两个电容的串联,最后与电容 C_0 并联后即为皮尔斯振荡器中的非线性部分 Z_C , Z_C 的实部和虚部表达式如下:

$$\operatorname{Re}(Z_C) = -\frac{g_m C_1 C_2}{(g_m C_0)^2 + \omega^2 (C_1 C_2 + C_2 C_0 + C_1 C_0)^2} \quad (2.21)$$

$$\operatorname{Im}(Z_C) = -\frac{g_m^2 C_0 + \omega^2 (C_1 + C_2) \omega^2 (C_1 C_2 + C_2 C_0 + C_1 C_0)}{\omega [(g_m C_0)^2 + \omega^2 (C_1 C_2 + C_2 C_0 + C_1 C_0)^2]} \quad (2.22)$$




图 2.8 皮尔斯振荡器的小信号模型

为了更形象描述振荡器的起振条件,在复平面中以跨导 g_m 为变量,画出非线性部分阻抗 Z_C 对应的轨迹,在实轴的 $-R_M$ 处作平行于虚轴的直线,与 Z_C 的轨迹相交于 A 点和 B 点^[32],如图 2.9 所示。当跨导 $g_m=0$ 时, Z_C 实部为零,虚部为三个电容的组合,而当 g_m 无穷大时, Z_C 实部约等于零,轨迹再次与虚轴有交点,阻抗 Z_C 在复平面的轨迹为一个半圆。只有从 A 点到 B 点轨迹对应的跨导 g_m 满足起振条件, g_m 在这个范围内提供的负阻能够补偿 R_M 中损耗的能

量，而在 C 点 Z_C 的实部绝对值最大，因此 C 点对应的负阻最大^[33]。在实际电路中为了晶振较好的匹配性，一般选取 $C_1=C_2$ ，将式 (2.21) 代入式 (2.14) 中即可得到满足起振条件的放大器跨导临界值：

$$g_{min} = R_M \left[\omega C_1 \left(1 + \frac{2C_3}{C_1} \right) \right] \quad (2.23)$$

对 Z_C 的实部求偏导令其等于 0，可以得到

$$g_{mC} = \omega \left(C_1 + C_2 + \frac{C_1 C_2}{C_0} \right) = \omega \left(2C_1 + \frac{C_1^2}{C_0} \right) \quad (2.24)$$

此时对应的最大负阻为：

$$R_N = \operatorname{Re}(Z_C) = -\frac{1}{2\omega C_0 \left(1 + \frac{C_1 + C_2}{C_1 C_2} C_0 \right)} = -\frac{1}{2\omega C_0 \left(1 + \frac{2C_0}{C_1} \right)} \quad (2.25)$$

由于 C 点的负阻比较大可以使电路起振时间缩短，但是会带来更多的非线性和功耗，同样 A 点对应的临界跨导值 g_{mA} 虽然可以降低功耗，但是由于负阻过小会使电路起振时间大大延长，因此设计时需要根据实际情况在功耗和起振时间之间进行折中。




图 2.9 非线性部分阻抗 Z_C 在复平面的轨迹

为了满足超低功耗的要求，电路起振完成后 MOS 管工作在亚阈值区，此时 MOS 管的漏

源电流表达式如下：

$$I_D = I_0 \frac{W}{L} \exp\left(\frac{V_{GS} - V_{th}}{nV_T}\right) \quad (2.26)$$

其中热电压 $V_T = KT/q$ ，室温下约为 26mV， W/L 为 MOS 管的宽长比， I_0 为单位饱和电流， n 为斜率因子，上式对 V_{GS} 求偏导可得跨导 g_m 和电流 I_D 的关系：

$$g_m = \frac{I_D}{nV_T} \quad (2.27)$$

可以看出随着电流 I_D 的增大，跨导 g_m 也会同时变大，在临界跨导 g_{mA} 到 g_{mC} 的范围内，负阻也会随着跨导 g_m 增大而增大，负阻越大振荡器的起振时间越短，因此可以通过改变放大器的电流来改变跨导 g_m 使其满足起振条件^[34]。如图 2.10 所示为反相器的跨导随电流变化曲线，大约 10 μA 的电流变化会使反相器的跨导 g_m 变化 100 μS ，而在电流小于 1 μA 的低功耗情况下，跨导和电流近似为线性关系。




图 2.10 反相器的跨导随电流变化曲线

将上述微分方程模型在 Matlab 中进行建模分析，利用数学模型求解非线性部分 Z_C 的实部，本文使用的 32 kHz 石英晶体等效模型的各项参数为： $L_M=7.795 \text{ kH}$ ， $R_M=35 \text{ k}\Omega$ ， $C_M=3 \text{ fF}$ ， $C_0=1.35 \text{ pF}$ ， $C_L=12 \text{ pF}$ ，将晶体各项参数代入模型并画出等效负阻随跨导变化曲线如图 2.11 所示，横坐标表示反相放大器的跨导，纵坐标表示电路所提供的负阻值，可以看出随着 g_m 的增大，电路提供的负阻值先逐渐变大，达到最大值后减小，因此跨导取值必须在一定范围内才能满足振荡条件，跨导取值并非越大越好，根据模型求出的临界跨导 g_{mA} 约为 270 nS，当跨导 g_m 为 22 μS 时，对应最大的等效负阻值 R_{NMAX} 约为 1.5 $\text{M}\Omega$ 。




图 2.11 等效负阻随跨导变化曲线

2.2 晶体振荡器的性能指标

晶体振荡器作为 RTC 电路的时钟源，其性能指标对于 RTC 电路非常重要，晶体振荡器的主要性能指标有功耗，频率稳定性，起振时间和相位噪声等。

(1) 功耗

晶体振荡器的功耗指在正常工作状态下，其消耗功率的大小。晶体振荡器的功耗与偏置电流直接相关，同时也和输出频率有关，一般高频率的晶体振荡器的功耗更大。晶体振荡器的功耗与其起振时间、相位噪声等性能参数存在一定的权衡关系，在设计中需要综合考虑其性能参数，在其他性能参数达到设计指标基础上尽可能的降低功耗。

(2) 频率稳定性：

频率稳定性是指晶体振荡器的输出频率在长时间内保持稳定的能力，一般与晶体本身有关^[36]，通常用频率偏差来表征振荡器的频率稳定性，频率偏差是指实际输出频率与其设计的标称频率之间的差异^[37]，在通信系统、计时、传感器测量等应用中都要求尽可能小的频率偏差，频率偏差表达式如下：

$$\frac{\Delta f}{f_0} = \frac{f - f_0}{f_0} \quad (2.28)$$

其中 f 为晶体实际振荡频率， f_0 为设计的标称频率。

(3) 起振时间：

起振时间是指晶体振荡器电路从无振荡状态到稳定振荡状态所需的时间。起振时间是晶

体振荡器性能的一个关键参数，影响着晶体振荡器在实际应用中的可靠性和稳定性。起振时间与电源电压、偏置电流、负载电容、温度等因素有关^[38]，在一些应用中，要求晶体振荡器尽快地达到稳定振荡状态，以提供可靠的时钟信号或振荡信号给其它电路或系统，在实际设计中需要根据具体的应用需求和设计指标合理选择起振时间较短的晶体振荡器。

（4） 相位噪声：

相位噪声定义为晶体振荡器输出信号中相位波动的幅度，表征了振荡器输出的频谱纯度。晶体振荡器的相位噪声通常在振荡频率附近较低，而在离振荡频率较远的地方逐渐增加^[39]。一般来说，相位噪声越低，晶体振荡器的性能越好。相位噪声的高低对于许多应用来说至关重要，尤其是在高频、高精度应用中，对相位噪声有较高的要求^[40]。

根据上述晶体振荡器的性能指标，提出本文 RTC 电路的总体设计指标如表 2.1 所示。

表 2.1 RTC 电路的总体设计指标

指标名称	参数
工艺	28 nm CMOS
供电电压	1.8 V
晶体振荡频率	32.768 kHz
晶振起振时间	<200 ms
频率偏差	<80 ppm@-40~85℃
待机下最低功耗电流	<500 nA

2.3 RTC 电路整体架构

根据 RTC 电路的功能可确定其系统架构，本文所设计的超低功耗 RTC 电路的原理框图如图 2.12 所示，图中给出了超低功耗 RTC 电路的模块组成和各模块之间的信号路径。




图 2.12 超低功耗 RTC 电路原理框图

超低功耗 RTC 电路主要包括超低功耗晶体振荡器, 电平转换电路, 地址译码电路, 寄存器, 计数器, wakeup (唤醒) 模块。其中晶体振荡器作为唯一的模拟模块, 是 RTC 电路的最为主要的功耗来源, 因此设计一个超低功耗晶体振荡器为本文的主要研究内容, 而其他数字模块的功耗非常低, 通过这些数字模块可以实现 RTC 电路的不同功能, 本文将对其功能实现进行详细分析。下面对超低功耗 RTC 电路各个模块的功能进行简单介绍:

(1) 晶体振荡器: 作为稳定性很高的时钟源, 通过自身选频网络产生固定频率的正弦信号, 整形过后得到频率为 32.768 kHz 的方波信号, 为后续的数字电路提供精确的时钟信号。为了最大程度降低晶体振荡器的功耗, 本文设计了电流可调的晶体振荡器电路, 其电流控制信号由后续的计数器等数字模块提供, 通过数字控制电路寻找振荡器维持工作所需的最小电流, 最后将晶体振荡器维持在最低功耗模式下进行工作。

(2) 电平转换电路: 外部中央处理器 (Central Processing Unit, CPU) 输入的 32 位初始数据, 8 位地址以及写使能信号为低电压数字信号, 通过电平转换电路将其转换为 RTC 电路所需的高电压数字信号, 实现 RTC 与外部设备之间的通信, 并将转换后的数字信号输入地址译码电路、计数器、寄存器。

(3) 地址译码电路: 将外部输入的 8 位地址进行译码, 产生不同的使能控制信号并送入计数器、寄存器、wakeup 模块, 从而控制 RTC 实现不同功能。

(4) 计数器: 首先将晶体振荡器输出的频率为 32.768 kHz 的方波信号进行 15 次二分频, 最终得到频率为 1 Hz 的时钟信号, 并根据输入的使能信号, 利用分频输出的 1 Hz 时钟信号, 以秒为单位进行实时计数, 同时具有置数功能, 可以设置初始计数值, 产生 32 位计数值输出到外部设备。

(5) 寄存器: 根据输入的使能信号, 可以对输入的数据进行暂时存储, 设置延迟开机时间, 输出 64 位存储数据值到外部。

(6) wakeup (唤醒) 模块: 根据地址译码电路输入的使能信号, 实现 RTC 不同功能, 并产生对应的标志信号输出到外部设备, 对外部 CPU 进行唤醒或者生成中断, 例如: 上电电源检测状态标志 power_det、开机状态标志 on_active、关机状态标志 off_active、延时开机状态标志 delayon_active、报警信号 alarm_out 等。

2.4 本章小结

本章详细阐述了石英晶体的基本特性, 晶体等效模型的工作原理, 介绍了晶体振荡器的不同结构, 从正反馈的角度分析了晶体振荡器的工作原理。接着重点介绍了皮尔斯振荡器的

结构，反相放大器的小信号模型。最后通过负阻分析法深入分析了皮尔斯振荡器的小信号模型，包括振荡器的线性和非线性部分，提出了可以通过改变放大器的电流来改变等效负阻值的理论分析，并通过在 Matlab 中建立数学模型来求解振荡器非线性部分对应的微分方程，得出设计所需要的理论临界跨导值，为第三章超低功耗晶体振荡器的设计提供了理论依据，最后介绍了晶体振荡器的性能指标，在此基础上提出 RTC 电路的设计指标及其设计架构。

第三章 超低功耗晶体振荡器设计

晶体振荡器电路是 RTC 电路功耗的主要来源，因此设计一个超低功耗的晶体振荡器是本章的研究重点。首先从电路架构的角度对超低功耗晶体振荡器的各个模块组成进行详细阐述，然后分别对电路中的各个模块进行分析和仿真，最后对超低功耗晶体振荡器的整体电路进行仿真分析。

3.1 电路架构

超低功耗晶体振荡器电路整体结构如图 3.1 所示，其中基准电流源为皮尔斯振荡器提供偏置，施密特触发器作为整形电路，低通滤波器、窗口比较器、计数器和电流控制电路组成数字控制电路，为可变电流偏置电路提供电流控制信号 C_T 。




图 3.1 超低功耗晶体振荡器电路的整体结构

振荡器正常工作维持振荡状态时，其输出信号经过整形电路后的电压信号通常为大摆幅或满摆幅信号，其直流成分通常靠近电源供电的中间电位，而振荡器在未起振或即将停止振荡时其输出信号经过整形后的电压信号通常处于最高或者最低电位。本文利用低通滤波器提取整形电路输出周期信号的直流成分，并将该直流成分输给窗口比较器进行判定；窗口比较器用于判定低通滤波器输出的直流成分是否在特定范围内，并将判定结果输出给电流控制电路；计数器用于对整形电路输出的周期信号的周期数进行计数，并将计数结果输出给电流控制电路；电流控制电路根据窗口比较器的输出结果和计数器的计数结果产生电流控制信号 C_T ，

用于控制振荡电路在起振和稳定阶段的电流，电流控制电路中含有标志信号 M ，标志信号 M 为状态 0 时表示振荡电路从上电开始尚未完全起振，为状态 1 时表示振荡电路从上电开始已经完全起振并保持了一段时间。

振荡器电路上电开始工作后，分为两个阶段：第一阶段，寻找最小电流对应的电流控制信号；第二阶段，关闭低通滤波器，窗口比较器，计数器，电流控制信号设置为最小电流对应的电流控制信号，将振荡器设置为最大电流快速起振，使振荡器起振后切换到最小电流状态下维持振荡。下面介绍第一阶段寻找最小电流对应的电流控制信号的实现过程。




图 3.2 寻找最小电流对应电流控制信号 C_{T0} 的流程图

图 3.2 是寻找最小电流对应的电流控制信号 C_{T0} 的流程图，其具体步骤如下：首先，振荡器电路上电初始化，包括将标志信号置 0，计数器复位，可变电流设置为最大电流，然后通过窗口比较器来持续检测低通滤波器输出是否在预设区间，根据检测结果分为两种情况。

第一种情况，低通滤波器的输出电平在预设区间，则进一步检测计数器是否达到预设值，起振阶段，振荡电路处于最大电流工作状态，预设值为 0.5 s，起振后进入限定电流工作状态，预设值为 2 s，根据检测结果又分为两种情况：

1) 检测计数器已经计数到预设值，表明目前电流可以让振荡器维持正常工作状态，记录当前电流控制信号 C_T 为 C_{T0} ，同时将标志信号 M 置为状态 1，减小工作电流，然后继续检测低通滤波器输出电平是否在预设区间；

2) 尚未检测到预设值，表明当前振荡还未稳定，则保持当前电流状态，继续检测滤波器的输出是否在预设区间。

第二种情况，检测到滤波器的输出电平不在预设区间，进一步检测标志信号 M 的状态，

根据检测情况又分为两种情况:

1) 标志信号 M 处于状态 0, 表明振荡电路从上电开始尚未完全起振, 则保持当前状态, 继续检测滤波器输出;

2) 标志信号 M 处于状态 1, 表明振荡电路从上电开始已经稳定起振过, 但是由于电流过小, 振荡器即将停止振荡, 这表明振荡器最小电流对应的电流控制信号 C_{T0} 已经找到, 流程结束。

3.2 基准电流源

基准电流源的主要功能是提供一个固定的电流输出，为皮尔斯振荡器中的放大器提供恒定的电流偏置，确保皮尔斯振荡器得到稳定的驱动电流。

3.2.1 基准电流源原理与设计

为了晶体振荡器工作的稳定性,需要设计一个随电源电压和温度变化较小的基准电流源。图 3.3 为经典结构的基准电流源,输出电流 I_{OUT} 由 I_{REF} 镜像得到^[41]。




图 3.3 经典结构的基准电流源

MOS 管 M_1 和 M_2 的宽长比相同, 构成线性电流镜, M_3 和 M_4 宽长比的比值为 k , 构成非线性电流镜, 通过电阻 R 确定电流大小, 最后确定输出的偏置电压大小, 所以:

$$V_{GS3} = V_{GS4} + I_{OUT} R \quad (3.1)$$

饱和区的晶体管漏源电流 I_{DS} 与栅源电压 V_{GS} 的公式为:

$$I_{DS} = \frac{\mu C_{ox}}{2} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (3.2)$$

其中 μ 为迁移率, C_{ox} 为单位面积栅氧化层电容, 将式 (3.2) 代入式 (3.1) 可得:

$$\sqrt{\frac{2I_{OUT}}{\mu C_{ox} \left(\frac{W}{L}\right)_n}} + V_{TH3} = \sqrt{\frac{2I_{OUT}}{\mu C_{ox} k \left(\frac{W}{L}\right)_n}} + V_{TH4} + I_{OUT} R \quad (3.3)$$

忽略体效应可得：

$$I_{OUT} = \frac{1}{R^2} \frac{2}{\mu C_{ox} \left(\frac{W}{L}\right)_n} \left(1 - \frac{1}{\sqrt{k}}\right)^2 \quad (3.4)$$

从式 (3.4) 看出输出电流 I_{OUT} 与电源电压 V_{DD} 无关，但是电流的温度特性仍然与晶体管的迁移率以及电阻 R 有关。由于 MOS 管工作在饱和区，漏源电流 I_{DS} 与栅源电压 V_{GS} 是平方关系，电流在 μA 量级，而为了降低功耗通常需要设计 nA 量级的基准电流源，此时 MOS 管工作在亚阈值区，漏源电流 I_{DS} 与栅源电压 V_{GS} 存在指数关系，漏源电流 I_{DS} 表达式为：

$$I_{DS} = I_0 \frac{W}{L} \exp\left(\frac{V_{GS}}{\zeta V_T}\right) \left[1 - \exp\left(-\frac{V_{DS}}{V_T}\right)\right] \quad (3.5)$$

其中 I_0 为单位饱和电流， $V_T = KT/q$ 为热电压， ζ 为亚阈值斜率因子。如果 $V_{DS} > 4V_T$ ，

则 $-\exp\left(-\frac{V_{DS}}{V_T}\right)$ 部分可暂时忽略，那么电流表达式化简为：

$$I_{DS} = I_0 \frac{W}{L} \exp\left(\frac{V_{GS}}{\zeta V_T}\right) \quad (3.6)$$

由于 M_1 和 M_2 电流镜像关系， $I_{REF} = I_{OUT}$ ，将式 (3.6) 代入可得：

$$I_0 \left(\frac{W}{L}\right)_n \exp\left(\frac{V_{GS3}}{\zeta V_T}\right) = k I_0 \left(\frac{W}{L}\right)_n \exp\left(\frac{V_{GS4}}{\zeta V_T}\right) \quad (3.7)$$

化简后可得：

$$\ln k = \frac{V_{GS3} - V_{GS4}}{\zeta V_T} = \frac{I_{OUT} R}{\zeta V_T} \quad (3.8)$$

所以，输出电流 I_{OUT} 为：

$$I_{OUT} = \frac{\zeta V_T \ln k}{R} = \frac{\zeta KT}{q} \frac{\ln k}{R} \quad (3.9)$$

从式 (3-9) 可以看出输出电流 I_{OUT} 的温度特性与热电压 V_T 和电阻 R 有关，其中热电压 V_T 具有正温度系数，如果电阻 R 的温度系数和 V_T 的温度系数较为接近，就可以得到温度系数良好的基准电流^[42]。

本文设计的基准电流源如图 3.4 所示，设计产生 50 nA 的基准电流。采用共源共栅连接

的 M_6 ，二极管连接的 M_5 为其提供偏置电压，提高了输出阻抗，降低了 M_8 的沟道长度调制效应引起的电流误差，提高了电流镜的匹配程度，使电流复制更加精确。电阻 R_I 由具有正温度系数的 n 阱电阻和具有负温度系数的多晶硅电阻按一定比例串联而成，使电阻 R_I 的一次温度系数与热电压 V_T 的温度系数相抵消，减小了输出电流 I_{OUT} 对温度变化的敏感性^[43]。为了避免电源上电过程中零电流的存在，使电路脱离简并偏置点，增加 M_1 、 M_2 、电容 C_0 构成启动电路。电源开始上电时， M_1 管栅极电压为零， M_1 管导通产生电流对电容 C_0 进行充电， M_2 管构成电流镜复制 M_1 管的充电电流，基准电流源电路中的电流逐渐增大，随着电容 C_0 充电完成， M_1 管和 M_2 管的栅极电压快速升高，使 M_1 管和 M_2 管工作在截止区。




图 3.4 带启动电路的 50 nA 基准电流源

3.2.2 基准电流源仿真

如图 3.5 所示为基准电流源的温度特性仿真曲线，产生 50 nA 的基准电流，温度扫描范围为 -40°C 到 125°C ，温漂系数为 $130 \text{ ppm}/^{\circ}\text{C}$ ，温度对基准电流的影响较小。




图 3.5 基准电流源的温度特性仿真曲线

基准电流源上电启动时序过程如图 3.6 所示, 电源电压 V_{DD} 在 $20\ \mu\text{s}$ 内从 $0\ \text{V}$ 逐渐上升到 $1.8\ \text{V}$, 开始上电时, P_2 管导通, 流过 P_2 管的电流 I_{start} 逐渐变大, 帮助基准电流源电路脱离零电流状态, 上电启动完成后产生稳定的基准电流 $I_{\text{OUT}}=50.1\ \text{nA}$, 随着 P_1 管在上电过程中对电容充电, V_b 点电位逐渐升高, 最终导致 P_1 管和 P_2 管截止, 启动电路关闭, I_{start} 仅为 $3.57\ \text{pA}$, 不影响正常工作点偏置。




图 3.6 基准电流源上电启动时序过程

3.3 皮尔斯振荡器

3.3.1 皮尔斯振荡器设计

在第二章中已经详细分析了皮尔斯振荡器的工作原理, 本文设计的皮尔斯振荡电路结构如图 3.7 所示。MOS 管 P_{11} 和 N_{11} 构成反相放大器提供一定增益, 在传统的皮尔斯振荡电路基础上增加了可变电流偏置电路, $C_{T0}\sim C_{T2}$ 为开关控制信号, 可以控制对应 MOS 开关管的开启和关闭, MOS 管 $P_8\sim P_{10}$ 和 $N_8\sim N_{10}$ 为镜像电流源, 宽长比为 $1:2:4$, 为反相放大器提供偏置电流, 通过电流控制电路可以改变通过反相放大器的电流。由第二章负阻分析可知, 电路提供的负阻值会随着电流的减小而减小, 振荡器电路在起振时要求较大的负阻值, 使电路可以快速起振, 而起振稳定之后需要较小的负阻值便可以稳定振荡, 因此起振阶段需要比较大的电流来驱动, 完成起振后仅需要较小电流便可以维持振荡。

增加标志信号 M , 标志信号 M 为高电平时标志振荡器完成起振过程。起振阶段标志信号 M 为低电平, 设置开关控制信号 $C_{T0}\sim C_{T2}$ 为高电平, N_6 、 P_6 导通, N_7 、 P_7 关闭, $P_8\sim P_{10}$ 栅极电位为零, $N_8\sim N_{10}$ 栅极电位为 V_{DD} , $C_{T0}\sim C_{T2}$ 控制的所有开关管全部导通, 此时可变电流达到最大值, 使得振荡器快速起振。起振并稳定一段时间后标志信号 M 变为高电平, N_6 、 P_6 关闭, N_7 、 P_7 导通, $P_8\sim P_{10}$ 和 $N_8\sim N_{10}$ 栅极接 V_{bias} , 可变电流降低, 振荡器进入限定电流工作状态,

$P_8 \sim P_{10}$ 和 $N_8 \sim N_{10}$ 的电流比值为 1:2:4, 按照二进制电流大小进行配置, 构成多管数控电流源, 调节电流控制信号 $C_{T0} \sim C_{T2}$, 可以按顺序依次切断每个镜像电流源, 实现反相放大器电流逐步减小, 进而降低振荡器的功耗, 标志信号 M 和电流控制信号 $C_{T0} \sim C_{T2}$ 由后续的数字控制电路提供。




图 3.7 改进的皮尔斯振荡电路结构

3.3.2 皮尔斯振荡器仿真

对石英晶体等效模型进行阻抗和相位测试, 仿真结果如图 3.8 所示, 可以看出串联谐振频率处阻抗最小, 并联谐振频率处阻抗最大, 在串联谐振频率和并联谐振频率之间存在 180° 的相移, 满足所需的相位起振条件。




图 3.8 晶体的阻抗和相位响应曲线

将标志信号 M 置 0，可变电流设置为最大电流，对起振阶段的皮尔斯振荡器进行瞬态仿真，仿真条件为 25°C，TT 工艺下，电源电压为 1.8 V，仿真波形如图 3.9 所示，起振阶段电流较大，等效负阻较大，振荡器起振时间约为 112 ms，稳定后输出满摆幅的周期性正弦信号，满足振荡器快速起振的要求。




图 3.9 皮尔斯振荡器起振波形

3.4 施密特触发器

施密特触发器的抗干扰能力强，具有特殊的滞后特性，一般用于对晶体振荡器输出的正弦信号进行整形，产生固定频率的方波信号，经过 buffer 电路缓冲后提供给数字电路作为时钟信号。

3.4.1 施密特触发器原理与设计

施密特触发器的电路结构如图 3.10 所示，由于其特殊的滞后特性，对其分析可以分为输入从低电平变成高电平和输入从高电平变成低电平两部分^[44]。




图 3.10 施密特触发器的电路结构

当输入电压 V_{in} 电位为 0 时, 晶体管 M_1 和 M_2 导通, 晶体管 M_3 和 M_4 截止, 输出 V_o 为高电平并使晶体管 M_6 导通, M_3 源极电位 V_{S3} 约为 $V_{DD}-V_{TH}$, 随着输入端 V_{in} 点电位上升至 M_4 管的阈值电压, M_4 管开始导通, M_3 管源极电位 V_{S3} 开始下降, 此时由于 M_3 管源极电位较高, M_3 任然没有导通, 直到 $V_{in}=V_{S3}+V_{TH}$ 时, M_3 开始导通并带来一个正反馈过程: V_o 开始下降, 导致 M_3 管源极电位 V_{S3} 下降, V_{GS3} 变大, 那么 M_3 管的导通电阻下降, 从而引起 V_o 进一步下降。晶体管 M_5 开始导通, 使 M_2 管的源极电位 V_{S2} 下降导致 M_2 管快速截止, V_o 快速下降变为低电平, 经过反相器缓冲后使 V_{out} 快速上升至 V_{DD} 。当 V_{in} 点电位由高到低变化过程中, 当 V_{in} 点电位下降至 $V_{S2}-V_{TH}$ 时, M_2 开始导通, 也会带来类似的正反馈过程使 V_{out} 快速下降至 GND。

3.4.2 施密特触发器仿真分析

施密特触发器的功耗分为静态功耗和动态功耗两部分, 静态功耗指电路处于稳态, 输入信号不变, 无法使输出信号翻转, 因此静态功耗一般可以忽略; 而动态功耗发生在输出翻转的瞬间, 由于正反馈作用产生的充电电流和放电电流, 出于低功耗设计考虑适当降低 MOS 管的尺寸来降低电路的电容, 从而降低充电和放电所需要的电荷量, 进而减小施密特触发器的动态功耗。

对施密特触发器进行瞬态分析, 仿真条件为 TT 工艺角, 25°C , 将直流电压为 0.9 V, 交流电压幅度为 0.9 V, 频率为 32 kHz 的正弦信号作为输入信号, 仿真结果如图 3.11 所示。当输入信号从低电平到高电平变化时的正阈值电压约为 1.15 V, 当输入信号从高电平到低电平变化时的负阈值电压约为 476.2 mV, 输出方波占空比接近 50%, 具有较好的抑制干扰能力, 可以将晶体振荡器输出的正弦信号整形变为较为良好的方波供给后续的数字电路使用。




图 3.11 施密特触发器的输入输出波形

施密特触发器的电流波形如图 3.12 所示, 可以看出当输出没有发生翻转时电路的静态功

耗只有 4.4 nA，施密特触发器只在输出翻转瞬间产生较大电流，功耗主要来自于翻转电流在这个瞬间对时间 t 的积分，经测量施密特触发器的平均工作电流约为 44 nA。




图 3.12 施密特触发器的电流波形

表 3.1 为不同工艺角以及温度下施密特触发器的仿真结果。可以看出施密特触发器的转换阈值随着温度升高会略微下降，这是由于晶体管的阈值电压会随着温度升高而下降，使晶体管更容易导通，所以施密特触发器输出方波信号的占空比会随温度升高而增大，在 SS 工艺角下，温度为-40℃时施密特触发器消耗的电流最小，约为 40.1 nA，在 FF 工艺角，温度为 85℃时施密特触发器消耗的电流最大，约为 53.5 nA。

表 3.1 不同工艺角以及温度下施密特触发器的仿真结果

	-40℃, SS	-40℃, FF	27℃, SS	27℃, FF	85℃, SS	85℃, FF
平均电流/nA	40.1	43.7	42.5	45.6	42.8	53.5
占空比/%	49.9	51.2	50.1	50.2	50.2	50.4
转换阈值/V	1.19, 0.45	1.18, 0.48	1.14, 0.46	1.13, 0.47	1.14, 0.465	1.12, 0.505

3.5 数字控制电路

数字电路的静态功耗较低，出于功耗考虑，利用数字控制电路来产生皮尔斯振荡器所需要的标志信号 M，以及电流控制信号 $C_{T0} \sim C_{T2}$ ，并且可以检测振荡器的工作状态。

3.5.1 数字控制电路整体结构

数字控制电路的整体结构如图 3.13 所示，主要由施密特整形电路、低通滤波器、窗口比较器、分频器和减法计数器组成，振荡器输出的周期性正弦信号 XO 作为输入信号，标志信号 M、电流控制信号 $C_{T0} \sim C_{T2}$ 为输出信号， V_o 为振荡器的状态检测信号。

振荡器电路产生的正弦信号首先经过施密特整形电路，得到频率为 32.768 kHz 的满摆幅方波信号 CLK，满摆幅方波信号 CLK 作为一阶低通滤波器的输入信号，由于低通滤波器的上限频率小于振荡器的输出信号频率，那么低通滤波器将输出一个平滑的直流电平，当低通滤波器的截止频率很低时，输出信号将变得更加平滑，输出直流电平的大小趋近于输入方波的平均值，即方波信号的占空比乘以方波峰值，最后将该直流成分输出给窗口比较器。




图 3.13 数字控制电路的整体结构

窗口比较器用于判断输入信号是否在两个参考电压之间，若输入信号处于窗口范围内，则输出低电平，若输入信号超出窗口范围，则输出高电平。振荡器正常工作时，整形后得到的满摆幅方波信号占空比接近 50%，低通滤波器输出的直流成分大小约为电源电压的一半，处于窗口比较器的预设区间 ($U_{RL} \sim U_{RH}$) 之间，此时窗口比较器输出为低电平；振荡器未完成起振过程或者即将停止振荡时，方波信号的占空比较低，低通滤波器输出的直流电平小于窗口比较器的预设区间，此时窗口比较器输出为高电平。将窗口比较器的输出信号作为 D 触发器 DFF1 的时钟信号，触发器 DFF1 的输出信号 V_o 即为振荡器状态检测信号，标志信号 M 连接到触发器 DFF1 的复位端，起振阶段振荡电路处于最大电流工作状态，标志信号 M 为低电平，触发器 DFF1 处于复位状态，振荡器状态检测信号 V_o 为低电平，表明振荡器处于正常工作状态。当振荡器进入限定电流工作状态后，标志信号 M 为高电平，触发器 DFF1 正常工作，可以在时钟上升沿采集数据，若振荡器在电流减小情况下仍能正常工作，那么窗口比较器的输出依然为低电平，由于没有时钟边沿信号触发，振荡器状态检测信号 V_o 仍保持低电平，若

振荡器由于电流减小导致即将停止振荡,那么低通滤波器输出的直流信号将快速下降,窗口比较器的输出从低电平跳到高电平,此时产生一个上升沿触发 DFF1 采集输入 D 端的高电平信号,使得振荡器状态检测信号 V_o 变为高电平。

满摆幅方波信号 CLK 经过 D 触发器 15 次二分频得到频率为 1 Hz 的时钟信号,1 Hz 时钟信号的第一个下降沿大约在 1 s 左右到来,而振荡器起振一般只需要几百毫秒,因此用 D 触发器 DFF2 采集 2 Hz 的时钟信号,当 2 Hz 时钟信号的第一个下降沿到来时,触发器 DFF2 采集输入 D 端的高电平,输出标志信号 M 变为高电平并保持不变,表明振荡电路已经正常起振并保持了一段时间,完成了快速起振阶段,振荡电路可以进入限定电流工作状态。

进入限定电流工作状态后,需要控制反相放大器电流按固定时间依次减小。将标志信号 M 连接到三个上升沿 D 触发器(DFF3-DFF5)的置位端子,每个 D 触发器的输入 D 端与 QN 相连,那么每次时钟上升沿到来时,输出将发生一次翻转,构成了三位减法计数器,用三个 D 锁存器作为数据寄存器对减法计数器的输出数据进行暂时存储,振荡器状态检测信号 V_o 作为锁存器的使能信号,锁存器的输出信号作为电流控制信号 $C_{T0} \sim C_{T2}$,对反相放大器的电流进行控制。在快速起振阶段,标志信号为 0,触发器 DFF3、DFF4、DFF5 的置位信号生效,每一个触发器的输出都被置为高电平,此时振荡器状态检测信号 V_o 为低电平,锁存器可以写入数据,对减法计数器输出的高电平数据进行暂存,即电流控制信号 $C_{T0} \sim C_{T2}$ 保持 111 状态,电流控制信号 $C_{T0} \sim C_{T2}$ 控制的开关管全部闭合,此时可变电流最大,加速振荡器的起振过程。当振荡器完成起振过程后,标志信号 M 变为高电平,触发器 DFF3、DFF4、DFF5 的置位信号失效,触发器正常工作,每一次时钟上升沿到来时输出将会进行翻转,电流控制信号 $C_{T0} \sim C_{T2}$ 会在固定时钟周期下依次减小,电流控制信号 $C_{T0} \sim C_{T2}$ 控制的开关管在固定周期下依次关闭,通过反相放大器的电流按固定时间周期逐渐减小。电流减小会导致振荡器的振幅降低,而振幅降低到保持稳定需要一段时间,因此将减法计数器的时钟周期设为 2 s,以保证振荡器振幅降低到保持稳定有足够的时间。电流控制信号 $C_{T0} \sim C_{T2}$ 从 111 状态开始逐步递减,若在电流减小情况下振荡器仍能维持正常工作状态,即振荡器状态检测信号 V_o 仍为低电平,则电流可以进一步减小,而电流过小会使振荡器无法维持振荡状态,此时振荡器状态检测信号 V_o 为高电平,锁存器使能关闭,锁存器将此时的电流控制信号 $C_{T0} \sim C_{T2}$ 对应的数据进行锁存,电流控制信号控制的开关状态不再切换,电流保持不变直到振荡器停振,则维持振荡状态所需最小电流的控制信号已经找到。

最后将振荡器设置为最大电流快速起振,电流控制信号设置为维持振荡状态所需最小电流对应的控制信号,关闭低通滤波器,窗口比较器,减法计数器,使振荡器快速起振后直接切换到最小电流维持振荡。

3.5.2 窗口比较器设计与仿真

传统结构的窗口比较器及其电压传输特性如图 3.14 所示，窗口比较器由两个单门限的比较器和一个与非门组成，每个比较器由工作在开环状态下的高增益集成运放构成，需要外加参考电压 U_{RL} 和 U_{RH} ，即窗口比较器的下限阈值电压和上限阈值电压^[45]。




图 3.14 传统结构的窗口比较器及其电压传输特性

当输入电压 V_{in} 小于 U_{RL} 时，同样小于 U_{RH} ，所以运放 OPA1 输出为 0，运放 OPA2 输出为 V_{DD} ，两个运放的输出经过与非门后的输出 $V_{out}=V_{DD}$ ；当输入电压 V_{in} 在两个阈值电压 U_{RL} 和 U_{RH} 之间时，由于 V_{in} 大于 U_{RL} 运放 OPA1 输出为 V_{DD} ，由于 V_{in} 小于 U_{RH} 运放 OPA2 输出为 V_{DD} ，两个运放的输出经过与非门后的输出 $V_{out}=0$ ；当输入电压 V_{in} 大于 U_{RH} 时，同样大于 U_{RL} ，所以运放 OPA1 输出为 V_{DD} ，而运放 OPA2 输出为 0，两个运放的输出经过与非门后的输出 $V_{out}=V_{DD}$ 。传统结构的窗口比较器由于运放的较高增益可以实现比较高的比较精度，但是需要额外的分压网络来提供参考电压 U_{RL} 和 U_{RH} ，并且在电压检测期间会带来较大的功耗。

本文设计的基于 CMOS 反相器的窗口比较器如图 3.15 所示，窗口比较器由两个反相器以及同或门组成，由于低通滤波器输出的直流电平在振荡器停止振荡时会快速下降到 0，所以本文需要检测的电压信号并不需要较高的比较精度，仅用两个不同阈值电压的反相器就能满足需求，而且反相器的静态功耗非常小，可以降低电路的一部分功耗，并且不需要提供额外的参考电压，电路结构更为简洁。




图 3.15 基于 CMOS 反相器的窗口比较器

CMOS 反相器的阈值电压定义为输入 V_{in} 和输出 V_{out} 相等时的电压，CMOS 反相器的基本结构及其电压传输特性如图 3.16 所示。




图 3.16 CMOS 反相器的基本结构及其电压传输特性

当输入 V_{in} 和输出 V_{out} 相等时，由于漏源电压和栅源电压相等，PMOS 和 NMOS 同时处于饱和区，流过两个 MOS 管的电流大小相等，于是有：

$$I_{dp} + I_{dn} = 0 \quad (3.10)$$

将 PMOS 和 NMOS 的饱和电流代入上式 (3.10)，求出反相器阈值电压 V_{TH} 的公式如下：

$$V_{TH} = \frac{V_{tn} + \sqrt{\frac{K_N}{K_P}} (V_{DD} + V_{tp})}{1 + \sqrt{\frac{K_N}{K_P}}} \quad (3.11)$$

其中 $K_P = \mu_p C_{ox} \left(\frac{W}{L} \right)_p$ ， $K_N = \mu_n C_{ox} \left(\frac{W}{L} \right)_n$ ， V_{tn} 和 V_{tp} 分别为 NMOS 和 PMOS 的开启电压。

而对于短沟道器件而言，当漏源电压增大到一定值时载流子漂移速度达到饱和，此时 MOS 管的漏源电流表达式如下：

$$I_d = \mu C_{ox} \left(\frac{W}{L} \right) \left[(V_{gs} - V_t) V_{dsat} - \frac{1}{2} V_{dsat}^2 \right] \quad (3.12)$$

其中 V_{dsat} 为饱和漏电压，重新代入式 (3.10) 可得速度饱和下的反相器阈值电压 V_{TH} 的表达式如下：

$$V_{TH} = \frac{V_{tn} + \frac{V_{dsatn}}{2} + r \left(V_{DD} + V_{tp} + \frac{V_{dsatp}}{2} \right)}{1 + r} \quad (3.13)$$

其中 $r = \frac{K_p V_{dsatp}}{K_n V_{dsatn}} = \frac{V_{satp} W_p}{V_{satn} W_n}$, 表示 PMOS 和 NMOS 相对驱动能力之比, V_{satp} 和 V_{satn} 表示

PMOS 和 NMOS 的载流子漂移饱和速度, 当电源电压 V_{DD} 足够大时, 式 (3.13) 可以简化为:

$$V_{TH} \approx \frac{r V_{DD}}{1+r} \quad (3.14)$$

由此可见反相器的阈值电压 V_{TH} 与 r 有关, 可以通过调节 PMOS 和 NMOS 的尺寸来改变其对应的驱动能力, 进而改变反相器的阈值电压, 因此增加 PMOS 的宽度可以使 PMOS 管的驱动能力增强, 可以提高反相器的阈值电压, 类似的增加 NMOS 的宽度可以使反相器的阈值电压靠近 GND。反相器 1 和反相器 2 的电压传输特性曲线如图 3.17 所示, 电源电压为 1.8 V, 由于振荡器正常工作时低通滤波器输出电压信号幅度在 0.9 V 左右, 调节反相器 1 和反相器 2 内 MOS 管的尺寸, 使得反相器 1 的阈值电压 $U_{RH}=1.2$ V, 反相器 2 的阈值电压 $U_{RL}=0.6$ V, 那么 0.6 V 到 1.2 V 为窗口比较器的预设区间, 当输入在 U_{RH} 和 U_{RL} 之间时, 反相器 1 和反相器 2 的输出经过同或门后输出为 0, 反之则输出为 1。




图 3.17 反相器 1 和反相器 2 的电压传输特性曲线

窗口比较器的仿真结果如图 3.18 所示, 输入信号 V_{in} 在 20 μ s 内从 0 上升到 1.8 V, 可以看到当输入信号在 600 mV 到 1.189 V 之间时, 输出信号 V_{out} 为低电平, 若输入信号超出窗口范围, 则输出 V_{out} 为高电平, 可以根据预设范围的电压值对输入电压信号进行区分, 满足设计需求。




图 3.18 窗口比较器的仿真结果

3.5.3 可自动切换至最低功耗的数字控制电路

本文 3.5.1 节设计的数字控制电路可以寻找到振荡器维持振荡状态所需最小工作电流对应的开关控制信号，但是电流过小最终会导致振荡器停止振荡，此时需要振荡器重新起振，然后再通过外部寄存器直接将开关控制信号配置为最低功耗对应的开关状态。本文在此基础上设计了一种可自动切换至最低功耗的数字控制电路，在寻找到振荡器维持振荡状态所需最小工作电流对应的开关控制信号后可以将振荡器自动切换到最低功耗状态下维持振荡，不需要振荡器重新起振，电路结构如图 3.19 所示，在原来的数字控制电路基础上增加了低通滤波器关断控制电路和加法器电路。




图 3.19 可自动切换至最低功耗的数字控制电路

全加器（Full Adder, FA）是能够处理低位进位的加法器电路。一位全加器通常由两个半

加器（Half Adder, HA）和或门组成，其电路结构如图 3.20 所示。




图 3.20 全加器的电路结构

全加器有三个输入信号，两个输出信号， C_i 为低位进位， A 和 B 为两个二进制数， S 表示和数， Co 表示进位，分别由异或门和或门实现^[46]，表 3.2 为一位全加器的真值表。

表 3.2 一位全加器的真值表

A	B	C_i	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

所设计的加法器电路由三个全加器 $adder1 \sim adder3$ 级联组成，如图 3.19 所示，将三个全加器的低位进位端 C_i 置零，锁存器的输出信号作为全加器的一个输入加数，振荡器状态检测信号 V_o 作为 $adder1$ 的另一个输入加数， $adder1$ 的进位输出作为 $adder2$ 的输入加数， $adder2$ 的进位输出作为 $adder3$ 的输入加数，三个全加器的输出端 S 分别对应开关控制信号 $C_{T0} \sim C_{T2}$ 。当振荡器状态检测信号 V_o 为低电平，即振荡器正常工作时， $adder1$ 的输入 B 端为 0，无法产生低位进位，因此开关控制信号 $C_{T0} \sim C_{T2}$ 与锁存器输出信号保持一致，电流可以进一步减小；当振荡器由于电流太小即将停止振荡时，振荡器状态检测信号 V_o 变为高电平并保持不变， $adder1$ 的输入 B 端为 1，若锁存器 $latch1$ 的输出为 0，经过 $adder1$ 后使 C_{T0} 变为 1，若此时 $latch1$ 的输出为 1，经过 $adder1$ 后使 C_{T0} 变为 0，并产生一个低位进位作为 $adder2$ 的输入加

数, 因此锁存器输出的三位二进制数据会在原来基础上进行加 1 运算, 使开关控制信号 $C_{T0} \sim C_{T2}$ 跳变到上一个开关状态并保持不变, 即检测到振荡器即将停止振荡后电流将自动上调, 回到能够维持振荡的最小电流状态, 此时振荡器将在最低功耗下维持振荡。为了进一步减小电流增加了低通滤波器关断控制电路, 将振荡器状态检测信号 V_o 作为低通滤波器和窗口比较器的使能信号, 当振荡器状态检测信号 V_o 变为高电平时, 使 M_0 管导通, 可以将低通滤波器和窗口比较器关断, 进一步降低了功耗, 最终使振荡器维持在最低功耗状态下。

3.6 总体电路仿真

寻找最小电流过程的瞬态图如图 3.21 所示, 寻找过程中的数字控制信号波形如图 3.22 所示, 采用 28 nm CMOS 工艺, 仿真条件为 TT 工艺角, 25°C, 电源电压为 1.8 V。




图 3.21 寻找最小电流过程的瞬态图




图 3.22 寻找最小电流过程中的数字控制信号波形

如图 3.21 所示, 寻找最小电流的时间设为 10 s, XO 为振荡器输出波形, CLK 为整形后输出波形, CLK_{2Hz} 为分频器输出的频率为 2 Hz 的时钟信号, M 为标志信号, V_{ft} 为低通滤波

器输出信号, V_o 为振荡器状态检测信号, $C_{T0} \sim C_{T2}$ 为电流控制信号。振荡器上电后首先进入快速起振阶段, 此时电流控制信号 $C_{T0} \sim C_{T2}$ 状态为 111, 电流最大加速起振, 低通滤波器在起振阶段对电容充电, 最终输出信号 V_{ft} 稳定在 900 mV 左右, 2 Hz 时钟信号的第一个下降沿在 621 ms 时到来, 触发标志信号 M 变为高电平, 振荡器进入限定电流工作模式, 由于电流减小, 振荡器的幅度开始下降。在 1.12 s 时电流控制信号 $C_{T0} \sim C_{T2}$ 从 111 状态以 2 s 为间隔开始逐步减小, 振荡器状态检测信号 V_o 在 8.09 s 左右变成高电平, 并使电流控制信号 $C_{T0} \sim C_{T2}$ 的状态被锁存, 由于电流过小振荡器即将停止振荡, 整形后输出的 CLK 信号占空比快速下降, 导致低通滤波器输出信号 V_{ft} 快速下降到低电平超出了窗口比较器的预设区间, 此时标志信号 M 处于状态 1, 表明振荡器已经完成起振过程, 对应电流控制信号 $C_{T0} \sim C_{T2}$ 为 011, 晶振输出信号逐渐衰减直到停止振荡, 因此振荡器最小电流对应的电流控制信号 $C_{T0} \sim C_{T2}$ 为 100, 振荡器此时以最低功耗维持振荡状态。

对 3.5.3 节提出的可自动切换至最低功耗的数字控制电路进行仿真验证, 仿真条件同样为 TT 工艺角, 25°C, 电源电压为 1.8 V, 图 3.23 为可自动切换最低功耗的振荡器电路的整体仿真波形, 图 3.24 为可自动切换至最低功耗的数字控制信号波形。




图 3.23 可自动切换最小电流的振荡器电路的整体仿真波形




图 3.24 可自动切换至最低功耗的数字控制信号波形

振荡器输出信号 XO 的波形在 8.09 s 前与图 3.21 相同, 不同点在于当标志信号在 8.09 s 跳到高电平后, 锁存器的三位二进制输出信号会进行加 1 运算, 导致电流控制信号 $C_{T0} \sim C_{T2}$ 从使振荡器即将停振的三位开关状态 011 跳变到上一次的开关状态 100, 此时低通滤波器被使能信号关断, 不再检测输入电压, 由于电容放电使 V_R 快速降为低电平, 从图 3.23 可以看出当 $C_{T0} \sim C_{T2}$ 从 011 状态切换至 100 状态后, 振荡器输出信号 XO 的幅度开始上升, 并最终在最低功耗下稳定振荡。

可自动切换最低功耗的振荡器电路无需重新起振, 但是由于开关锁定到最低功耗状态所需时间较长, 相当于延长了起振时间, 因此选择将振荡器设为最大电流快速起振, 开关控制信号直接置为最小电流对应的开关控制信号, 使振荡器进入限定电流工作模式后直接以最低功耗工作。图 3.25 为振荡器快速起振后以最低功耗工作的瞬态波形, 仿真结果表明, 在 1.8 V 电源电压下, 晶振电路起振时间约为 200 ms, 振荡稳定后的振幅为 407.9 mV~1.30 V。




图 3.25 起振后以最低功耗工作的瞬态波形

振荡稳定后局部放大波形如图 3.26 所示, 可以看出振荡器的输出信号 XO 近似为正弦波, 经测量施密特触发器整形过后的方波信号 CLK 占空比为 49.33%, 频率为 32.768 kHz, 可以作为后续数字电路的时钟信号。




图 3.26 振荡稳定后局部放大波形

皮尔斯振荡器起振阶段对应的电流波形如图 3.27 所示, 皮尔斯振荡器稳定后对应的电流

波形如图 3.28 所示，起振阶段电流峰值可以达到 2.8 μA ，平均工作电流约为 540 nA，稳定后电流峰值仅为 194 nA，平均工作电流约为 94 nA，平均功耗降低了 82.5%。




图 3.27 振荡器起振阶段电流波形




图 3.28 振荡器稳定后电流波形

表 3.3 为稳定后的超低功耗晶体振荡器各部分电流。电流控制信号由数字电路提供，静态功耗非常低，晶体振荡器的稳定后消耗的总电流约为 246.3 nA，达到了低功耗的设计要求。

表 3.3 稳定后的超低功耗晶体振荡器各部分电流

	基准电流源	皮尔斯振荡器	整形电路	数字控制电路	整体电路
电流（nA）	98.3	94	44	10	246.3

3.7 本章小结

本章首先从超低功耗晶体振荡器的设计架构出发，根据第二章的理论分析，描述了超低功耗振荡器的整体设计思路。然后分别对温度补偿的基准电流源、电流可调的皮尔斯振荡器、施密特触发器以及两种不同的数字控制电路进行了详细的分析和仿真验证，最后对超低功耗晶体振荡器的整体电路进行仿真，对超低功耗的实现过程进行了深入的分析，并对超低功耗晶体振荡器的性能进行总结。

第四章 数字模块电路设计

数字模块电路的设计基于 28 nm CMOS 工艺的标准单元库，由于工艺具有较高的集成度，较高的时钟频率，低功耗，较小的尺寸等优势，在数字设计中会带来更低的功耗、更快的开关速度和信号传输速度，因此 RTC 电路中的数字模块电路具有极低的静态功耗，本章将对其功能实现进行详细分析与仿真验证。

4.1 电平转换电路

对于处理器 CPU 输入的地址和数据，由于 CPU 核心的供电电压 (V_{CORE}) 较低，大约在 1.2 V，而 RTC 模块的供电电压为 1.8 V，因此需要电平转换电路将输入信号的电平范围转换到目标电平范围，以确保输入信号的正常传输。

4.1.1 电平转换电路设计




图 4.1 核心电压上电检测电路

核心电压 V_{CORE} 上电检测电路如图 4.1 所示，当检测到 V_{CORE} 完成上电后，输出一个电压检测信号 V_{core_det} 控制低电平转高电平电路。

其中晶体管 M_2 - M_7 构成了施密特触发器，施密特触发器的原理已在 3.4 节作出了详细分析。当施密特触发器的输入信号从低电平变成高电平或者从高电平变成低电平时，会触发一

个正反馈过程使输出发生快速翻转， V_{CORE} 电压上电完成后，晶体管 M_1 导通，使 V_B 点电位快速下降，由于施密特触发器的正反馈作用 V_o 快速上升至 V_{DD} ，电压检测信号 V_{core_det} 变为高电平，表明系统上电过程已经完成。输入端的二极管可以避免 V_{CORE} 电压过高，电阻可以限制栅极电容的充放电速度，保证晶体管的稳定性。




图 4.2 低电平转高电平电路

低电平转高电平电路如图 4.2 所示，其中高电源电压 V_{DD} 为 1.8 V，低电源电压 V_{CORE} 为 1.2 V。当 V_{CORE} 上电完成后， V_{core_det} 为高电平， M_3 和 M_4 导通，若输入信号 V_{in} 为低电平， M_5 关闭， M_6 导通， V_2 点电位被拉低，使得 M_1 导通， V_1 点置为高电平，经过反相器输出 $V_{out}=0$ ；若输入信号 $V_{in}=V_{CORE}$ ， M_5 导通， M_6 关闭， V_1 点电位被拉低，经过反相器输出 $V_{out}=V_{DD}$ 。若 V_{CORE} 上电未完成，电压检测信号为低电平，那么 M_3 和 M_4 关闭， V_1 点电位恒为高电平，经过反相器输出 $V_{out}=0$ ，无法将低电压的输入信号转为高电压信号。

RTC 模块内输出的电压信号同样需要通过高电平转低电平电路才能输出到外部系统进行数据传输，高电平转低电平电路如图 4.3 所示。利用简单的多级反相器级联即可实现高电平转低电平功能，多级反相器同时增强了电路的驱动能力。




图 4.3 高电平转低电平电路

4.1.2 电平转换电路的仿真分析

对核心电压上电检测电路的功能进行仿真验证,仿真结果如图 4.4 所示。将 V_{CORE} 电压从 0 V 逐渐上升到 1.8 V, 在上电过程中 M_1 管慢慢导通, 当 V_{CORE} 达到 739.1 mV 时, V_B 点电位快速下降, 由于正反馈作用检测信号 $V_{\text{core_det}}$ 变为高电平, 表示外部系统有数据输入。




图 4.4 核心电压上电检测电路的仿真结果

在 1.8 V 电源电压下, 对低电平转高电平电路进行仿真验证, 仿真结果如图 4.5 所示。当电压检测信号 $V_{\text{core_det}}$ 为高电平时, 电路将外部系统输入的低电压 1.2 V 数据或地址转换为电源电压 1.8 V, 可以将低电压信号转换为高电压信号, 满足设计要求。




图 4.5 低电平转高电平电路的仿真结果

4.2 寄存器

寄存器在数字电路中是必不可少的, 寄存器一般用于存储 CPU 需要处理的数据、指令、地址等。在 RTC 电路中, 寄存器可以存储各个模块的配置和状态信息, 对外部输入数据进行

暂存，也可以快速访问其中数据，提高了 CPU 的运行效率。

4.2.1 寄存器原理与设计

本文设计的寄存器结构如图 4.6 所示，由两个 32 位寄存器组成，分别由低位写使能信号 WR_LOW 和高位写使能信号 WR_HIGH 控制，当外部输入的低电平使能信号有效时，将外部输入的二进制数据暂时存储到寄存器中。每个寄存器内部由 32 个 D 锁存器构成，锁存器可以对输入信号进行锁存和保持，便于后续的逻辑运算和数据传输。本文设计的 D 锁存器的电路结构如图 4.7 所示。




图 4.6 寄存器结构




图 4.7 D 锁存器电路结构

输入数据 D 信号、使能信号 E、复位信号 CLR 为锁存器的输入信号，Q 为锁存器的输出信号。当 CLR 为低电平时，输出 Q 被拉低，锁存器清零，当 CLR 为高电平时锁存器正常工作，一般将上电复位信号 por 作为锁存器的清零信号 CLR，刚开始上电时对锁存器进行复位

操作，从而避免锁存器的初始状态混乱，上电完成后 por 为高电平，锁存器正常工作。上电完成后，若使能信号 $E=0$ ， $EA=1$ ， $EB=0$ ，传输门 $TG1$ 导通， $TG2$ 断开，数据 D 经过两个反相器传到输出 Q ，使得输出跟随输入变化， $Q=D$ ；当 $E=1$ 时， $EA=0$ ， $EB=1$ ， $TG1$ 断开， $TG2$ 导通，输入数据无法传到输出，而 $TG2$ 左侧的两个反相器首尾相接，构成双稳态电路^[47]，电路可以稳定保持在 0 和 1 两种状态，此时电路将维持在使能信号 E 由 1 跳变到 0 之前的状态不变。表 4.1 为 D 锁存器对应的功能表。

表 4.1 D 锁存器对应的功能表

CLR	E	D	Q	功能
0	×	×	0	清零
1	0	0	0	置 0
1	0	1	1	置 1
1	1	×	不变	保持

4.2.2 寄存器仿真结果分析

D 锁存器的仿真结果如图 4.8 所示。将输入数据 D 设为方波信号，电源电压为 1.8 V，当 CLR 为低电平时， Q 端信号清零，在 $10\ \mu\text{s}$ 时使能信号 E 变为低电平，输入数据 D 传到输出 Q ，输出 Q 端信号与输入 D 端相同，在 $17\ \mu\text{s}$ 时使能信号变为高电平，清零信号 CLR 信号为高电平，输出 Q 保持之前的高电平状态不变，高电平信号被锁存器暂存，在 $25\ \mu\text{s}$ 时清零信号 CLR 变为低电平，输出 Q 被清零， $30\ \mu\text{s}$ 时使能信号又变为低电平，输出与输入再次同步， $39\ \mu\text{s}$ 时使能信号 E 变为高电平，输出 Q 保持之前低电平状态不变，低电平信号被锁存器暂存。锁存器满足功能要求，在使能信号有效时可以对输入数据进行暂时存储。




图 4.8 D 锁存器的仿真结果

4.3 计数器

计数器是 RTC 电路的重要组成部分，可以根据时钟信号的频率进行计数，记录下当前的时间和日期，实现对时间的准确计量和显示，计数器的计数值通常以 BCD 码的形式表示时间和日期，例如秒钟、分钟、小时可以分别用两个四位 BCD 码来表示，BCD 码可以被转换成实际的时间和日期格式，通过 RTC 电路的输出端口提供给外部系统使用。除了记录时间，计数器还可以与控制电路配合实现闹钟功能，当计数器计数值与预设闹钟时间相等时，闹钟模块会触发报警，从而满足不同应用场景的需求。

4.3.1 计数器原理与设计




图 4.9 计数器结构示意图

本文设计的计数器结构示意图如图 4.9 所示，计数器左侧的 15 个 D 触发器组成分频模块，右侧 32 个计数寄存器组成 32 位计数器进行实时计数。`wrn_en` 为计数器使能信号，`wrn_cnt` 为计数器写使能信号，`por` 为上电复位信号，锁存器 `latch` 的输出信号经过 `buffer` 缓冲后作为分频器中 D 触发器的清零信号。电源未上电时，`por` 为低电平，锁存器 `latch` 清零，分频器和计数寄存器中的 D 触发器清零，电源上电完成后，锁存器 `latch` 正常工作。若计数器使能信号 `wrn_en` 为高电平，则锁存器输出 Q 保持上电时的低电平状态，当计数器使能信号 `wrn_en` 为低电平时，锁存器 `latch` 将 `data[0]` 的高电平信号传到输出 Q，后续的分频计数模块正常工作。

CLK 信号为低功耗晶体振荡器整形后的输出信号, 频率为 32.768 kHz, 作为 D 触发器 DFF0 的时钟信号, 分频器由 15 个 D 触发器级联而成, 前一个 D 触发器的输出端 Q 连接到后一个 D 触发器的时钟输入端, 由于 D 触发器的输入 D 端与 QN 相连, 那么每次时钟下降沿到来时, Q 端信号将跳变一次, 当最低位的 D 触发器 DFF0 的时钟输入端接收到时钟下降沿信号时, 输出端 Q 的状态将发生翻转, 从而将输入信号频率降低为原来的一半, 而 DFF0 的输出信号 Q 作为 DFF1 的输入时钟信号, 类似的, 共有 15 个 D 触发器进行级联, 可以将输入的高频时钟信号转换为输出的低频时钟信号, 最终在触发器 DFF14 的 Q 端输出频率为 1 Hz 的时钟信号。分频器输出的 1 Hz 时钟信号, 进入 32 位计数器开始实时计数, 每个时钟周期即 1 s, 计数器的计数值会加 1, 从而记录时间的流逝。计数器在写使能信号 wrn_cnt 作用下可以实现置数功能, cntreg_rtc 作为计数寄存器, 存储计数器当前的计数值, 用于 RTC 定时器和计数器进行编程, 以生成处理器的周期性中断, 这是调度任务、报警和计时功能等各种时间敏感应用程序所需要的, 外部的系统软件也可以随时访问它以实现精确的定时和同步。




图 4.10 主从结构 D 触发器的结构示意图

本文所设计的包含异步置位、复位功能的主从结构 D 触发器结构示意图如图 4.10 所示, 置位信号 SET 和复位信号 CLR 分别作为主触发器和从触发器中与非门的一个输入信号, 当置位信号 SET=0、复位信号 CLR=1 时, 触发器状态置为 1; 当置位信号 SET=1、复位信号 CLR=0 时, 触发器状态置为 0; 只有当置位信号 SET=1、复位信号 CLR=1 时, 触发器中的四

个与非门功能和反相器功能相同，触发器可以看成是两个 D 锁存器级联而成，两个锁存器交互锁存。当 CP=1 时，CPB=0，CPA=1，TG1 和 TG4 导通，TG2 和 TG3 断开，输入信号 D 送入主锁存器，Q₁ 跟随输入数据 D 变化，Q₁=D，从锁存器构成双稳态电路锁存数据，保持原来状态，触发器 Q 输出不变；当 CP 由 1 跳变到 0 后，CPB=1，CPA=0，TG1 和 TG4 断开，TG2 和 TG3 导通，输入数据 D 无法传输到 Q₁，主锁存器构成双稳态电路锁存数据，保持原来状态，从锁存器传输数据，使主锁存器的输出 Q₁ 传输到从锁存器的输出 Q，Q=Q₁。表 4.2 为主从结构 D 触发器对应的功能表。

表 4.2 主从结构 D 触发器对应的功能表

CLR	SET	D	CP	Q	QN
0	1	×	×	0	1
1	0	×	×	1	0
0	0	×	×	0	0
1	1	0	↓	0	1
1	1	1	↓	1	0
1	1	×	0	Q	QN
1	1	×	1	Q	QN

计数器中的计数寄存器 cntreg_rtc 的结构示意图如图 4.11 所示，CP 为输入时钟信号，CLR_N 为复位信号。当 CLR_N 为低电平时，计数寄存器复位，当 CLR_N 为高电平时可以进行计数和置数操作，若写使能信号 wrn_cnt 为低电平，wra 为高电平时，若输入端数据 wdata 为 0，经过与非门后使触发器置位端变为高电平，输入端数据反相后再次和 wra 进行与非逻辑运算后使 V₁ 变为低电平，从而使触发器复位端变为低电平，使得输出 Q 置 0；若输入端数据 wdata 为高电平，V₁ 则为高电平，触发器复位端 CLR 为高电平，置位端 SET 为低电平，使得输出 Q 置 1，从而输出 Q 端数据会和输入端数据 wdata 保持同步，外部提供的 32 位初始数据被写入对应的计数寄存器中，完成计数器计数初始值设置，计数器从当前写入的初始值开始实时计数。若写使能信号 wrn_cnt 为高电平，wra 信号为低电平时，触发器的复位端和置位端同时为高电平，输入端数据 wdata 则无法同步到输出 Q，而级联的 D 触发器只能在时钟下降沿到来时将输出 Q 翻转，执行正常的分频计数功能。




图 4.11 计数寄存器的结构示意图

4.3.2 计数器仿真结果分析

对分频器进行功能仿真验证, 将 DFF0 的输入时钟设为频率为 32.768 kHz 的时钟信号, 并将复位信号置为高电平, 图 4.12 为分频器的瞬态仿真波形, 观察 DFF3 到 DFF14 的波形可以发现, 每一个 D 触发器的输出在时钟下降沿到来时翻转, 输出信号频率是输入时钟信号频率的一半, 经过 15 次二分频后, 在 DFF14 输出频率为 1 Hz 的时钟信号, 分频器可以将输入的高频时钟信号转化为低频时钟信号。




图 4.12 分频器的瞬态仿真波形

计数器的瞬态仿真波形如图 4.13 所示, 以低四位计数寄存器为例, 将最低位的计数寄存器的输入时钟设为频率为 1 Hz 的时钟信号, 四位计数寄存器的输入端数据 `wdata` 都设为 1。可以看到当复位信号 `CLR` 为高电平时, 输入时钟下降沿到来时输出将翻转, 计数器将根据输入时钟进行加法计数, 当置数信号 `wra` 到来时, 输入数据被写入计数寄存器, 计数器以为 1111 状态为初始值进行加法计数。




图 4.13 计数器的瞬态仿真波形

计数器消耗电流波形如图 4.14 所示, 由于计数器采用异步计数的方式, 各个触发器的状态转移相互独立, 只有输入时钟信号到来时计数器的状态才会更新, 否则输出保持不变, 而状态更新在时钟边沿到来的瞬间发生, 在状态更新瞬间产生约 5 mA 的大电流, 但持续时间极短, 仅为 1 ps 左右, 时钟信号没有到来时, 计数器几乎不消耗电流, 静态功耗仅为 16.7 pA。




图 4.14 计数器消耗电流波形

4.4 wakeup 模块

wakeup (唤醒) 模块通常用来实现系统低功耗模式下的定时唤醒功能, 在低功耗模式下, 系统会将一些不必要的模块进入休眠状态, wakeup 模块可以通过设定唤醒时间和唤醒方式来控制系统在休眠状态下的唤醒, 为系统提供开机、关机、延迟开机、报警等标志信号, 实现系统在规定时间内自动唤醒, 以执行一些需要处理的任务。

4.4.1 wakeup 模块原理与分析

wakeup 模块的结构图如图 4.15 所示, 用于产生 RTC 电路的各个标志信号。其中 por_rtc 为上电复位模块, 用于在电源电压上电时产生一个复位信号, 能够强制复位芯片, 确保芯片在正常工作之前处于一个确定的状态, 便于系统软件能够正确的初始化芯片^[48]。上电复位模块 por_rtc 的结构图如图 4.16 所示。随着电源电压的逐渐升高, 电容 C_1 不断充电, V_A 点电位不断升高直到超过 M_1 管的阈值电压, M_1 管导通, V_B 点电位快速下降, 经过反相器缓冲后使输出 por 信号变为高电平, 上电电源检测状态标志 power_det 变为高电平, 当清除标志位信号 clear_flag 为低电平时, power_det 状态被清除变为低电平。




图 4.15 wakeup 模块的结构图




图 4.16 上电复位模块 por_rtc 的结构图

输入数据最低位 $\text{data}[0]$ 设置为高电平，当低电平有效的开机信号 c_on 到来时，锁存器 latch1 开始传输数据，D 端输入数据同步到 Q 端，此时开机标志信号 on_active 为高电平。开机标志信号取反后进入 onepulse （单稳态脉冲产生电路），触发其产生一个短暂的下降沿脉冲信号。单稳态脉冲产生电路具体结构如图 4.17 所示。单稳态电路在没有触发信号时处于稳态，而当输入信号发生变化时，输出会经历一次稳定状态和不稳定状态的转换，最后输出迅速回归稳态。当输入端 V_{in} 电位由高到低转变时，经过反相器后 V_{o1} 点电位由低到高变化，由于电容充电需要一段时间， V_{b} 点电位并不会立刻变成高电平， V_{out} 进入短暂的低电平状态，即暂稳态，当 V_{b} 点电位大于 V_{TH} 时， V_{out} 返回稳态保持高电平不变。而当 V_{in} 由低到高转变时， V_{in} 的高电平信号立刻进入或门，电路保持稳态。




图 4.17 单稳态电路结构图

开机信号经过单稳态电路后产生的负脉冲信号经过与非门和反相器缓冲后进入 D 触发器 DFF1 的清零端，成为触发器 Q 的复位信号，将触发器 Q 端置为低电平，报警信号 `alarm_out` 变为高电平，输出到外部系统唤醒处理器。而当低电平有效的关机信号 `c_off` 到来时，锁存器 `latch2` 传输数据，关机信号 `off_active` 变成高电平，关机信号经过单稳态电路同样产生一个负脉冲信号，取反后变为正脉冲信号，为触发器 1 提供一个上升沿，触发 Q 端同步 D 端的高电平信号并锁存，报警信号 `alarm_out` 变为低电平输出到外部。

延迟开机信号 `d_on` 为高电平时，锁存器 `latch2` 的输出 Q 保持初始的低电平不变，则锁存器 3 的复位端处于低电平状态，延迟开机信号 `delay_on_active` 保持低电平状态；当延迟开机信号 `d_on` 为低电平时，锁存器 `latch3` 的复位端变成高电平，而 `cnt_on` 为延迟时间设置使能，只有延迟到对应的设置时间才变成高电平，延迟时间设置的结构图如图 4.18 所示，在使能信号控制下可以向寄存器的低 32 位写入延迟时间数据，当计数器实时计数到该延迟时间时比较器才会输出高电平，`cnt_on` 和锁存器 `latch2` 的输出信号经过与非门后变成低电平，成为单稳态电路的触发信号，触发单稳态电路产生一个负脉冲信号，该负脉冲信号短暂的低电平状态使锁存器 `latch3` 的输出同步输入的高电平 V_{DD} 并锁存，从而延迟开机标志信号 `delay_on_active` 变为高电平，同时该负脉冲信号为锁存器 `latch1` 和触发器 DFF1 提供一个复位信号，可以将开机标志信号 `on_active` 复位，也使得报警信号 `alarm_out` 变为高电平，只有当关机信号产生上升沿触发后 `alarm_out` 才能变为低电平，报警信号可以唤醒计算机或执行预定的操作。




图 4.18 延迟时间设置的结构图

4.4.2 wakeup 模块仿真分析

上电复位模块的仿真结果如图 4.19 所示, 电源电压从 0 V 逐渐上升到 1.8 V, 上电初期 V_A 点和 V_B 点电位不断升高, 直到 V_A 点电位达到 M_1 管的阈值电压后, M_1 管导通, V_B 点电位快速下降, 当电源电压上升到 1.12 V 时, 输出上电信号 por 变成高电平, 系统上电过程完成。




图 4.19 上电复位模块仿真结果

对单稳态电路进行仿真验证, 结果如图 4.20 所示。输入端 V_{in} 在 10 μs 时出现由高到低的跳变, 成为单稳态电路的触发信号, 输出 V_{out} 进入暂稳态, 由于电容充电导致 V_b 点的电位慢慢升高, 当 V_b 点电位达到 1.42 V 时, 输出 V_{out} 重新进入稳态, 单稳态脉冲宽度约为 5.2 ns, 能够确保触发器和锁存器的正确复位。




图 4.20 单稳态电路仿真结果

对 wakeup 整体模块进行功能仿真验证, 仿真结果如图所示。图 4.21 为 wakeup 模块设置为开机一段时间后关机的仿真结果, 设置 10 s 开机, 40 μs 后关机, 可以看到上电电源检测状

态标志 `power_det` 在 $1\mu\text{s}$ 时变成高电平, 标志系统上电完成, 开机信号 `c_on` 在 $10\mu\text{s}$ 时到来, 开机标志信号锁存高电平状态, 触发报警信号 `alarm_out` 变成高电平, 关机信号 `c_off` 在 $40\mu\text{s}$ 时到来, 关机标志信号锁存高电平状态, 触发报警信号 `alarm_out` 变成低电平。图 4.22 为 `wakeup` 模块设置为延迟开机完成一段时间后关机的仿真结果, 设置延迟开机时间为 $30\mu\text{s}$, $40\mu\text{s}$ 后关机, 可以看到延迟开机信号 `c_on` 在 $10\mu\text{s}$ 时到来, 延迟开机状态标志在达到预设延迟时间 $30\mu\text{s}$ 时变成高电平, 标志着延迟开机完成, 并触发报警信号 `alarm_out` 变成高电平, 关机信号 `c_off` 在 $40\mu\text{s}$ 时到来, 将报警信号 `alarm_out` 置为低电平, 输出到外部系统。




图 4.21 开机后关机的仿真结果




图 4.22 延迟开机后关机的仿真结果

4.5 本章小结

本章主要介绍了电路所涉及的数字电路模块, 包括电平转换电路、寄存器、计数器以及 `wakeup` 模块, 分别介绍了这些数字电路的设计原理以及各个模块间的信号关系, 并对每个模块进行了仿真验证和分析。

第五章 版图设计与后仿真

版图设计是集成电路设计中极其重要的环节，版图设计产生的寄生效应、信号干扰等因素会对电路的性能产生一定程度上的影响，严重时会导致电路失效，降低电路的可靠性。本章首先介绍版图设计的基本流程，接着使用 Calibre 工具对版图进行 LVS 和 DRC 验证，提取寄生参数后对电路进行了后仿真。

5.1 版图设计

版图设计一般包括以下四个流程^[49]：

（1）整体规划

版图的整体规划是版图设计的初期阶段，设计首先要熟悉制造工艺的设计规则和验证文件，对电路各模块功能具有一定认识，考虑模块间的距离和相对位置，确定 PAD 的位置分布，根据电路功能与结构对版图消耗的面积进行预估。

（2）布局布线

设计者在完成版图整体规划并对电路各模块功能有了一定了解后，考虑各模块电路的功耗、传输速度、信号干扰、延时、寄生效应等因素，确定线宽、电阻等参数，对电路的各个模块进行相对合理的布局，在模块间预留一定的走线基础上完成各个模块间的连线，完成版图设计。

（3）版图验证

版图设计完成后，需要对完成的版图进行检查验证，包括电路与版图一致性检查（Layout Versus Schematic, LVS）和设计规则检查（Design Rule Check, DRC），确保版图设计符合对应制造工艺的要求，避免版图设计中可能出现的错误，保证电路的性能^[50]。

（4）提取寄生参数和后仿真

通过版图验证后需要提取版图设计引入的电容、电阻等寄生参数，选择合适的仿真工具和方法，对提取出来的网表进行电路后仿真，设计者需要着重关注寄生参数对电路带来的影响，注意检查电路的功耗、延迟、噪声等参数，根据仿真结果对版图和电路设计进行优化，提高电路的稳定性和性能，直到仿真结果满足设计要求，最后提交 LVS 和 DRC 的验证报告。

本文基于 28 nm CMOS 工艺，在 Cadence 软件中的 Virtuoso Layout Editor 中进行版图设计，使用 Calibre 工具对版图进行 LVS 和 DRC 验证并提取了寄生参数。RTC 的整体版图如图

5.1 所示,版图整体面积为 $643\mu\text{m}\times 540\mu\text{m}$ 。晶振位于版图的最下方,放置在离处理器较近的位置,可以减少电路板上的噪声干扰,晶振的版图布线较短,是为了减少信号的传输延迟,设计中用到的大电阻采用小电阻串联而成,电阻之间使用共质心匹配。计数器和寄存器等数字模块紧靠在晶振上方,计数器与晶振直接相连,通过合理安排布局和线宽,减小了电路的功耗和延迟。PAD 排列在最左边,并设置了标记,方便进行焊接和后续测试,PAD 之间留有足够的间距,确保测试时不会出现短路等问题,最后在晶体和各模块间加噪声和干扰的隔离,保证信号正常传输,确保芯片的可靠性和稳定性。




图 5.1 RTC 电路的整体版图

5.2 电路后仿真分析

5.2.1 基准电流源后仿真

在不同温度、不同工艺条件下对基准电流源进行后仿真,基准电流源温度特性后仿真波形如图 5.2 所示。温度扫描范围为 -40°C 到 125°C ,基准电流源在 SS、TT、FF 工艺角下的温度系数分别为 $321.2\text{ ppm}/^{\circ}\text{C}$ 、 $134.1\text{ ppm}/^{\circ}\text{C}$ 、 $134.7\text{ ppm}/^{\circ}\text{C}$,与前仿真相差不大,并且温度系数较低,满足本电路对基准电流源的要求。




图 5.2 基准电流源温度特性后仿真波形

5.2.2 皮尔斯振荡器后仿真

皮尔斯振荡器后仿真起振波形如图 5.3 所示, 仿真条件为 25°C, TT 工艺角下, 电源电压为 1.8 V, 皮尔斯振荡器起振时间约为 150.68 ms, 稳定后输出满摆幅的周期性正弦信号, 由于寄生电阻和寄生电容的影响, 起振时间相比于前仿真略微延长, 满足振荡器快速起振的要求。




图 5.3 振荡器后仿真起振波形

皮尔斯振荡器的频率偏差随温度变化曲线如图 5.4 所示, 仿真条件为 TT 工艺角, 电源电压为 1.8 V, 温度范围为-40°C到 85°C。由于晶体本身的温度特性, 频率偏差与温度呈现二次函数关系, 在 25°C左右振荡器的频率偏差最小, 在 85°C时频率偏差为-78 ppm。




图 5.4 皮尔斯振荡器的频率偏差随温度变化曲线

5.2.3 晶体振荡器整体电路后仿真

对超低功耗晶体振荡器整体电路进行后仿真，仿真条件与 3.6 节前仿真条件相同，图 5.5 为后仿真中最小电流寻找过程的瞬态图，与前仿真相比起振时间略微延长，振荡器在 630 ms 左右进入限定电流工作模式，振荡器同样在开关控制信号 $C_{T0} \sim C_{T2}$ 为 011 状态下逐渐停止振荡，振荡器维持振荡的最小电流对应的开关控制信号状态为 100。




图 5.5 后仿真中最小电流寻找过程的瞬态图

将振荡器设置为最大电流快速起振，使振荡器起振后切换到最小电流状态下维持振荡，晶体振荡器在不同温度、不同工艺角下的输出波形如图 5.6 所示。




图 5.6 超低功耗晶体振荡器后仿真波形

可以看到在不同温度，不同的工艺角下，晶体振荡器都可以快速起振，起振时间小于 200 ms，起振完成后切换到最低功耗模式下都可以稳定振荡。其中 SS 工艺下起振速度最慢，稳定后的幅度最小，输出电压峰值只有 1.179 V；FF 工艺下起振速度较快，稳定后的幅度最大，输出信号电压峰值达到 1.37 V。每种工艺角下，高温环境下起振后稳定的幅度大于低温环境下起振后稳定的幅度，原因是高温环境下阈值电压降低，使得晶体振荡器在高温下更容易稳定振荡。表 5.1 为晶体振荡器在不同工艺角下的性能指标。从表 5.1 可以看出，SS 工艺角、-40℃条件下振荡器的功耗最低，稳定后的电流仅为 91.1 nA，FF 工艺角、85℃条件下振荡器的功耗最高，稳定后的电流为 112.1 nA。

表 5.1 晶体振荡器在不同工艺角下的性能指标

	-40℃, SS	-40℃, FF	-40℃, TT	85℃, SS	85℃, FF	85℃, TT
稳定电流/nA	91.1	99.5	95.6	98.1	112.1	102.3
起振时间/ms	176	115	148	198	120	154
振幅/V	0.576-1.179	0.534-1.207	0.484-1.188	0.389-1.33	0.346-1.37	0.4-1.34

5.2.4 RTC 整体电路后仿真

RTC 整体电路后仿真波形如图 5.7 所示，仿真条件为 25℃，TT 工艺下，电源电压设置为 1.8 V，对计数器进行功能测试，系统延迟开机设为 1 s，并设置在 2 s 时关机，value_[14]为分频器输出的 1 Hz 时钟信号，value_[15]到 value_[16]为 32 位计数器最低三位的计数值，振荡器在 625.5 ms 时进入最低功耗模式，输出 XO 信号电压峰值维持在 1.29 V，value_[14]的第一个上升沿到来，计数器开始以 value_[14]为时钟基准进行实时计数，在 1.128 s 时 32 位计数器的计数值达到 1 s，延迟开机标志信号 delayon_active 变为高电平，触发报警信号 alarm_out 变

为高电平，系统关机信号 `off_active` 在 2 s 时变为低电平并将报警信号复位，系统进入关机状态，计数器整体功能满足设计要求。




图 5.7 RTC 整体电路后仿真波形

当系统处于待机状态或系统掉电时，只有超低功耗晶体振荡器和分频计数模块正常工作，振荡器稳定后测得晶体振荡器总体电流约为 248.9 nA，RTC 电路总体电流约为 290.6 nA，满足指标要求。表 5.2 为待机状态下各模块的电流。

表 5.2 待机状态下各模块的电流

	基准电流源	皮尔斯振荡器	整形电路	数字模块电路	整体电路
电流/nA	98.6	101.5	48.8	41.7	290.6

本文所提出的晶振电路的性能指标与其他文献对比如表 5.3 所示。可以看出，当振荡频率当振荡频率为 32.768 kHz 时，本文与文献[21]、[52]、[53]都进行了快速起振设计，起振时间较短，而文献[51]起振时间较长，同时本文所提出的晶振电路电流最小，满足低功耗晶振电路的设计要求。

表 5.3 本文晶振性能指标与其他文献对比

参数	[51]	[52]	[53]	[21]	本文
工艺 (nm)	500	350	180	130	28
频率 (kHz)	32.768	32.768	32.768	32.768	32.768
电压/V	2.7~5	3.3	1.5~4.5	1.9	1.8
起振时间/s	1	0.2	0.2	0.177	0.198
工作电流/nA	750	361	900	755	248.9

将超低功耗 RTC 电路各项指标的仿真结果与设计指标进行对比，具体内容如表 5.4 所示，仿真结果表明，本文设计的超低功耗 RTC 电路满足设计指标。

表 5.4 超低功耗 RTC 电路的设计指标和仿真结果对比

指标名称	设计指标	仿真结果
最低功耗电流	<500 nA	290.6 nA
起振时间	<200 ms	198 ms
频率偏差	<80 ppm@-40~85°C	78.3 ppm@-40~85°C

5.3 本章小结

本章主要介绍 RTC 的电路版图设计和后仿真。首先详细介绍版图设计的一般流程，然后介绍 RTC 电路的整体版图设计，最后对基准电流源、超低功耗晶体振荡器、RTC 整体电路进行后仿真分析，仿真结果表明超低功耗 RTC 电路的功能和性能达到了设计指标要求。

第六章 总结与展望

6.1 本文工作总结

本文从消费市场对低功耗芯片的实际需求出发, 基于 28 nm CMOS 工艺提出了一种超低功耗 RTC 电路, 其中超低功耗晶体振荡器为本文的研究重点。本文首先对晶体振荡器的起振原理进行详细分析, 为电路设计提供理论依据, 接着对各个子模块的设计进行介绍并进行仿真验证, 完成版图设计和后仿真验证。本文具体的工作内容如下:

(1) 从低功耗 RTC 电路的应用需求出发, 提出研究超低功耗晶体振荡器的重要性。接着介绍了石英晶体的基本特性和晶体等效模型的工作原理, 从正反馈的角度分析了晶体振荡器的工作原理。接着重点介绍了皮尔斯振荡器的结构, 通过负阻分析法深入分析了皮尔斯振荡器的小信号模型, 包括振荡器的线性和非线性部分, 在 Matlab 中完成振荡器的建模, 得出设计所需要的理论临界跨导值, 为超低功耗晶体振荡器的设计提供了理论依据, 最后介绍了晶体振荡器的性能参数, 在此基础上提出 RTC 电路的设计指标及其设计架构。

(2) 介绍本文设计的超低功耗晶体振荡器的整体结构, 阐述低功耗方案的实现流程。接着完成了温度补偿的基准电流源、电流可调的皮尔斯振荡器、施密特触发器、数字控制电路的设计, 并对各个模块进行仿真验证和分析, 最后对超低功耗晶体振荡器的整体电路进行仿真, 并对超低功耗晶体振荡器的性能进行总结。

(3) 介绍超低功耗 RTC 电路的数字模块电路设计, 包括电平转换电路、寄存器、计数器以及 wakeup 模块, 详细分析了各个电路模块的设计原理以及每个模块间的信号关系, 并对每个模块进行了仿真验证和分析。

(4) 完成了超低功耗 RTC 电路的整体版图设计, 提取寄生参数后在不同温度、不同工艺下对基准电流源、晶体振荡器整体电路、RTC 整体电路进行后仿真验证, 仿真结果表明本文设计的超低功耗晶体振荡器在常温下的总体电流仅为 248.9 nA, 可以在 200 ms 内快速起振, 振荡频率为 32.768 kHz, 在 -40~85℃ 下的最大频率偏差为 78.3 ppm, RTC 电路的总体电流为 290.6 nA, 达到了设计指标。

6.2 工作展望

对于本文设计的超低功耗 RTC 电路，尽管性能指标达到了设计要求，但是由于本人水平有限和时间限制，依然存在一些需要改进的不足之处：

（1）基准电流源中使用的电阻阻值较大，并且占据了较大面积，可以考虑用 MOS 电阻代替，基准电流源的温度系数也有待进一步减小。

（2）对于超低功耗晶体振荡器而言，镜像得到的基准电流源电流过大，寻找到的最小工作电流可以进一步降低，后续可以设置更小的电流精度来进一步降低功耗。

（3）由于没有对晶体进行温度补偿，晶体振荡器在 $-40\sim 85^{\circ}\text{C}$ 下的最大频率偏差为 78.3 ppm，为了降低晶体振荡器的频率偏差，可以设计晶体温度补偿电路提高输出频率的精度。

参考文献

- [1] Yang K, Blaauw D, Sylvester D. Hardware Designs for Security in Ultra-Low-Power IoT Systems: An Overview and Survey[J]. IEEE Micro, 2017, 37(6): 72-89.
- [2] Ruffieux D, Scolari N, Giroud F, et al. A Versatile Timing Microsystem Based on Wafer-Level Packaged XTAL/BAW Resonators With Sub- μ W RTC Mode and Programmable HF Clocks[J]. IEEE Journal of Solid-State Circuits, 2014, 49(1): 212-222.
- [3] Griffith D, Yen E T T, Tsai K, et al. An Integrated BAW Oscillator with $<\pm 30$ ppm Frequency Stability Over Temperature, Package Stress, and Aging Suitable for High-Volume Production[C]. IEEE International Solid-State Circuits Conference, 2020: 58-60.
- [4] Ding M, Liu Y H, Harpe P, et al. A Low-Power Fast Start-Up Crystal Oscillator With an Autonomous Dynamically Adjusted Load[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2019, 66(4): 1382-92.
- [5] Ruffieux D, Pengg F, Scolari N, et al. A $3.2 \times 1.5 \times 0.8$ mm³ 240nA 1.25-to-5.5V 32kHz- DTCXO RTC Module with an Overall Accuracy of ± 1 ppm and an All-Digital 0.1ppm Compensation-Resolution Scheme at 1Hz [C]. 2016 IEEE International Solid-State Circuits Conference, 2016: 208-209.
- [6] Jeong S, Lee I, Blaauw D, et al. A 5.8 nW CMOS Wake-Up Timer for Ultra-Low-Power Wireless Applications[J]. IEEE Journal of Solid-State Circuits, 2015, 50(8): 1754-1763.
- [7] Coustans M, Krummenacher F, Kayal M, et al. A 32kHz Crystal Oscillator Leveraging Voltage Scaling in an Ultra-Low Power 40nA Real-Time Clock[C]. 2018 31st IEEE International System-on-Chip Conference, 2018: 308-313.
- [8] Nistico A, Markudova D, Trevisan M, et al. A comparative study of RTC applications[C]. 2020 IEEE International Symposium on Multimedia, 2020: 1-8.
- [9] Harrison R R, Watkins P T, Kier R J, et al. A low-power integrated circuit for a wireless 100-electrode neural recording system[J]. IEEE Journal of Solid-State Circuits, 2007, 42(1): 123-133.
- [10] Vittoz, E.A, Degrauwe, et al. High-performance crystal oscillator circuits: theory and application[J]. IEEE Journal of Solid-State Circuits, 1988, 23(3):774-783.
- [11] Thommen W. An improved low power crystal oscillator[C]. Proceedings of the 25th European Solid-State Circuits Conference, 1999: 146-149.
- [12] Xiu L. Clock Technology: The Next Frontier[J]. IEEE circuits and systems magazine, 2017, 17(2): 27-46.
- [13] Saito A, Zheng Y F, Watanabe K, et al. 0.35V, 4.1 μ W, 39MHz crystal oscillator in 40nm CMOS[C]. International Symposium on Low Power Electronics and Design, 2012: 333-338.
- [14] Hsiao K J. 17.7 A 1.89nW/0.15V self-charged XO for real-time clock generation[C]. Proc. IEEE Solid-State Circuits Conference Digest of Technical Papers. 2014: 298-299.
- [15] Yoon D, Jang T, Sylvester D, et al. A 5.58 nW Crystal Oscillator Using Pulsed Driver for Real-Time Clocks[J]. IEEE Journal of Solid-State Circuits, 2016, 51(2): 509-522.
- [16] Shrivastava A, Kamakshi D A, Calhoun B H. A 1.5 nW, 32.768 kHz XTAL Oscillator Operational From a 0.3 V Supply[J]. IEEE Journal of Solid-State Circuits, 2016, 51(3): 686-696.
- [17] Lahiri A, Badrathwal P, Jain N, et al. A 0.5V supply, 49nW band-gap reference and crystal oscillator in 40nm CMOS[C]. 2017 IEEE Custom Integrated Circuits Conference, 2017: 1-4.
- [18] Siniscalchi M, Silveira F, Galup-Montoro C. Ultra-Low-Voltage CMOS Crystal Oscillators[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2020, 67(6): 1846-1856.
- [19] 倪春晓, 于奇, 宁宁,等. 一种低功耗快速启动CMOS晶振电路的设计[J]. 微电子学, 2013, 43(02): 170-173.

- [20] 孙磊. 一种低功耗 CMOS 晶体振荡器的设计[J]. 中国集成电路, 2016, 25(05): 15-22.
- [21] 秦缤, 李天望. 一种自动振幅控制的快速起振晶体振荡器设计[J]. 中国集成电路, 2021, 30(10): 34-37+41.
- [22] Guillermo G. Foundations of Oscillator Circuit Design[M]. Artech, 2006: 1.
- [23] 张涛. 应用于实时时钟的低功耗晶体振荡器设计[D]. 东南大学, 2017.
- [24] 汪刚. 超低功耗实时时钟晶体振荡器设计[D]. 东南大学, 2017.
- [25] Mark A. Haney. Design Technique for Analog Temperature Compensation of Crystal Oscillators[D]: [Mater Thesis]. Virginia: Virginia Polytechnic Institute and State University, 2001.
- [26] Cardoso J P, Da Silva J M. Design tradeoffs for voltage controlled crystal oscillators with built-in calibration mechanisms[C]. 2013 Design and Test Symposium, Marrakesh, Morocco, 2013: 1-6.
- [27] Balaz I, Brezovic Z, Minarik M, et al. Barkhausen criterion and another necessary condition for steady state oscillations existence[C]. 2013 23rd International Conference Radioelektronika, 2013: 151-155.
- [28] 王涛. 具有掉电应急处理能力的RTC设计[D]. 电子科技大学, 2022.
- [29] 毕查德-拉扎维. 模拟CMOS集成电路设计[M]. 西安交通大学出版社, 2003.
- [30] Tsuzuki Y, Adachi T, Ji Wen Z. Formulation of nonlinear negative resistance for calculation of start-up characteristics of crystal oscillators[C]. Proceedings of 1996 IEEE International Frequency Control Symposium, 1996: 710-713.
- [31] Ding Z, Rad R E, Lee K Y. A Quick Start-Up Crystal Oscillator with Negative Resistance Boosting Technique and Automatic Amplitude Control[C]. 2020 35th International Technical Conference on Circuits/Systems, Computers and Communications, 2020: 313-316.
- [32] 严晖. 应用于RTC的低功耗晶体振荡器设计[D]. 东南大学, 2018.
- [33] Iguchi S, Fuketa H, Sakurai T, et al. Variation-Tolerant Quick-Start-Up CMOS Crystal Oscillator With Chirp Injection and Negative Resistance Booster[J]. IEEE Journal of Solid-State Circuits, 2016, 51(2): 496-508.
- [34] Kumar P, Rekha S. Fast start crystal oscillator design[C]. 2017 International Conference on Energy, Communication, Data Analytics and Soft Computing, 2017: 3844-3849.
- [35] Momosaki E. A brief review of progress in quartz tuning fork resonators[C]. Proceedings of International Frequency Control Symposium, 1997: 552-565.
- [36] Huang Q, Basedau P. Design considerations for high-frequency crystal oscillators digitally trimmable to sub-ppm accuracy[J]. IEEE Transactions on Very Large Scale Integration Systems, 1997, 5(4): 408-416.
- [37] Bo W, Law M K, Bermak A, et al. A Passive RFID Tag Embedded Temperature Sensor With Improved Process Spreads Immunity for a -30 °C to 60 °C Sensing Range[J]. IEEE Transactions on Circuits & Systems I Regular Papers, 2014, 61(2): 337-346.
- [38] Ruszynyak A. Start-up time of CMOS oscillators[J]. IEEE Transactions on Circuits and Systems, 1987, 34(3): 259-268.
- [39] Feng T, Xianhe H, Wei W, et al. Analysis of Phase Noise and Timing Jitter in Crystal Oscillator[C]. 2007 International Conference on Communications, Circuits and Systems, 2007: 1103-1106.
- [40] Hajimiri A, Lee T H. A general theory of phase noise in electrical oscillators[J]. IEEE Journal of Solid-State Circuits, 1998, 33(2): 179-194.
- [41] Sansen W M, Eynde F O T, Steyaert M. A CMOS temperature-compensated current reference[J]. IEEE Journal of Solid-State Circuits, 1988, 23(3): 821-824.
- [42] 巩文超, 王忆, 崔传荣, 等. 新型高电源抑制比CMOS电流基准[J]. 浙江大学学报(工学版), 2008(09): 1580-1586+1605.
- [43] 王忆, 何乐年, 严晓浪. 温度补偿的30nA CMOS电流源及在LDO中的应用[J]. 半导体学报, 2006(09): 1657-1662.
- [44] Filanovsky I M, Baltes H. CMOS Schmitt trigger design[J]. IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, 1994, 41(1): 46-49.

- [45] 崔建国, 宁永香. 基于CMOS反相器的脉冲窗口比较器[J]. 山西电子技术, 2020(05): 6-8.
- [46] Yadav A K, Shrivatava B P, Dadoriya A K. Low power high speed 1-bit full adder circuit design at 45nm CMOS technology[C]. 2017 International Conference on Recent Innovations in Signal processing and Embedded Systems, 2017: 427-432.
- [47] 康华光. 电子技术基础:数字部分[M]. 高等教育出版社, 2000.
- [48] Ay S U. A nanowatt cascable delay element for compact power-on-reset circuits[C]. 2009 52nd IEEE International Midwest Symposium on Circuits and Systems, 2009: 62-65.
- [49] Clein D, Shimokura G. CMOS IC layout : concepts, methodologies, and tools[M]. Butterworth-Heinemann, 2000.
- [50] Chari K S, Sharma M. Performance of IC layout design diagnostic tool[C]. 2015 Global Conference on Communication Technologies, 2015: 332-337.
- [51] 彭伟娣, 张文杰, 谢亮, 等. 一种低功耗CMOS晶振电路设计[J]. 电子器件, 2013, 36(03): 336-339.
- [52] 赵毅强, 杨栋. 低功耗低频快速起振电路的设计[J]. 北京工业大学学报, 2012, 38(07): 1068-1072.
- [53] Zaliasl S, Salvia J C, Hill G C, et al. A 3 ppm $1.5 \times 0.8 \text{ mm}^2$ 1.0 μA 32.768 kHz MEMS-Based Oscillator[J]. IEEE Journal of Solid-State Circuits, 2015, 50(1): 291-302.