BÀI TẬP KỸ THUẬT SỐ

Chương 1: Các hệ thống số đếm

```
1-1 Biểu diễn các số sau trong hệ nhi phân (binary)
   a. 23
   b. 14
   c. 27
   d. 34
ÐS
1-2 Biểu diễn các số sau trong hệ nhi phân (binary)
   a. 23H
   b. 14H
   c. C06AH
   d. 5DEFH
ÐS
1-3 Biểu diễn các số sau trong hệ thập phân (decimal)
   a. 01101001B
   b. 01111111B
   c. 10000000B
   d. 11111111B
ÐS
1-4 Biểu diễn các số sau trong hệ thập phân (decimal)
   a. 1FH
   b. 10H
   c. FFH
   d. 03H
ĐS
1-5 Biểu diễn các số sau trong hệ thập lục phân (hex)
   a. 100
   b. 128
   c. 127
   d. 256
ÐS
1-6 Biểu diễn các số sau trong hệ thập lục phân (hex)
   a. 01111100B
   b. 10110001B
   c. 1111001010111100000B
   d. 0110110100110111101B
ĐS
1-7 Biểu diễn các số cho ở bài 1-1 và 1-3 thành hệ thập lục phân (hex).
1-8 Biểu diễn các số cho ở bài 1-2 và 1-6 thành hệ thập phân (decimal).
1-9 Biểu diễn các số cho ở bài 1-4 và 1-5 thành hệ nhị phân (binary).
1-10 Đổi các số sau sang hệ nhị phân
   a. 27,625
   b. 12,6875
   c. 6,345
```

d. 7,69

ÐS

```
1-11 Đổi các số sau sang hệ bát phân (octal)
   a. 1023H
   b. ABCDH
   c. 5EF,7AH
   d. C3,BF2H
1-12 Đổi các giá trị sau thành byte
   a. 2KB
   b. 4MB
   c. 128MB
   d. 1GB
ÐS
1-13 Lấy bù 1 các số sau
   a. 01111010B
   b. 11101001B
   c. 00000000B
   d. 11111111B
ÐS
1-14 Lấy bù 2 các số sau
   a. 10101100B
   b. 01010100B
   c. 00000000B
   d. 11111111B
ÐS
1-15 Lấy bù 9 các số sau
   a. 3
   b. 14
   c. 26
   d. 73
ÐS
1-16 Lấy bù 10 các số sau
   a. 7
   b. 25
   c. 62
   d. 38
ĐS
1-17 Biểu diễn các số sau trong hệ nhị phân có dấu 4 bit
   a. 5
   b. -5
   c. 7
   d. -8
ÐS
1-18 Biểu diễn các số sau trong hệ nhi phân có dấu 8 bit
   a. 5
   b. -5
   c. 34
   d. -26
   e. -128
   f. 64
   g. 127
ÐS
```

1-19 Cho các số nhị phân có dấu sau, hãy tìm giá trị của chúng a. 0111B b. 1000B c. 0000B d. 1111B e. 0011B f. 1100B g. 0111111B h. 00000000B i. 11111111B j. 10000000B ĐS 1-20 Cho các số nhi phân sau, hãy xác định giá tri của chúng nếu chúng là (i) số nhi phân không dấu; (ii) số nhị phân có dấu a. 0000B b. 0001B c. 0111B d. 1000B e. 1001B f. 1110B g. 1111B ÐS 1-21 Biểu diễn các số sau thành mã BCD (còn gọi là mã BCD 8421 hay mã BCD chuân) a. 2 b. 9 c. 10 d. 255 ÐS **1-22** Làm lại bài **1-21**, nhưng đổi thành mã BCD 2421 (còn gọi là mã 2421) 1-23 Làm lại bài 1-21, nhưng đổi thành mã BCD quá 3 (còn gọi là mã quá 3 – XS3) ÐS 1-24 Cho các mã nhị phân sau, hãy đổi sang mã Gray a. 0111B b. 1000B c. 01101110B d. 11000101B ÐS 1-25 Cho các mã Gray sau, hãy đổi sang mã nhi phân a. 0110B b. 1111B c. 11010001B d. 00100111B ÐS 1-26 Cho các mã nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) số nhị phân không dấu; (ii) số nhị phân có dấu; (iii) mã BCD; (iv) mã 2421; (v) mã quá 3; (vi) mã Gray a. 1000011B b. 110101B

- c. 1101100B
- d. 01000010B

ÐS

- **1-27** Làm lại bài **1-26** với
 - a. 10000101B
 - b. 0101101B
 - c. 10000000B
 - d. 01111111B

ÐS

- 1-28 Thực hiện các phép toán sau trên số nhị phân có dấu 4 bit
 - a. 3+4
 - b. 4-5
 - c. -8+2
 - d. -4-3
- **1-29** Thực hiện các phép toán sau trên số nhị phân có dấu 4 bit, nếu kết quả bị tràn thì tìm cách khắc phục
 - a. 5-7
 - b. 5+7
 - c. -2+6
 - d. -1-8
- 1-30 Thực hiện các phép toán sau trên số nhị phân có dấu 8 bit và cho biết kết quả có bị tràn hay không
 - a. 15+109
 - b. 127-64
 - c. 64+64
 - d. -32-96

ÐS

- 1-31 Thực hiện các phép toán sau trên số BCD
 - a. 36+45
 - b. 47+39
 - c. 66-41
 - d. 93-39
 - e. 47-48
 - f. 16-40

Chương 2: Đại số Boole

- 2-1 Chứng minh các đẳng thức sau bằng đại số
 - a. $\overline{AB} + \overline{AD} + \overline{BCD} = (\overline{A} + D)(\overline{A} + \overline{C})(B + \overline{D})$
 - b. $\overline{C}D + \overline{B}\overline{C} + \overline{A}BD = (\overline{A} + \overline{C})(B + \overline{C})(\overline{B} + D)$
 - c. $Z + XY + \overline{X}Z = (X + Z)(Y + Z)$
 - d. $\overline{A \oplus B} = \overline{A} \oplus B$
 - e. $AB(A \oplus B \oplus C) = ABC$
- 2-2 Cho bảng chân trị sau

C	В	A	F1	F2
0	0	0	0	1
0	0	1	0	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	1
1	0	1	1	1
1	1	0	0	1
1	1	1	1	0

- a. Viết biểu thức của hàm F1 và F2
- b. Viết biểu thức hàm F1 dưới dạng tích các tổng (POS)
- c. Viết biểu thức hàm F2 dưới dạng tổng các tích (SOP)
- d. Viết hàm F1 dưới dang Σ và Π
- e. Viết hàm F2 dưới dang Σ và Π
- 2-3 Cho bảng chân trị sau

A	В	C	F1	F2
0	0	0	1	1
0	0	1	0	X
0	1	0	X	0
0	1	1	0	1
1	0	0	0	1
1	0	1	1	X
1	1	0	X	X
1	1	1	0	0

- a. Viết biểu thức các hàm F1 và F2
- b. Viết dang Σ và Π cho hàm F1 và F2
- 2-4 Cho các hàm sau

$$\begin{split} F_1(A,B,C,D) &= \overline{A}BC\overline{D} + A\overline{B}D + ACD + \overline{A}.\overline{\underline{C}} \\ F_2(A,B,C,D) &= (B+C+\overline{D})(\overline{A}+\overline{C}+\overline{D})(\overline{B}+\overline{D}) \end{split}$$


Hãy lập bảng chân tri của F1 và F2

2-5 Cho các hàm sau

$$F_1(A,B,C,D) = \sum (0,1,2,4,6,8,12) + d(3,13,15)$$

$$F_2(A,B,C,D) = \prod (1,3,4,5,11,12,14,15).d(0,6,7,8)$$
Hãy lập bảng chân tri của F1 và F2


2-6 Cho giản đồ xung sau




- a. Viết biểu thức các hàm F1, F2 và F3
- b. Viết dạng Σ và Π cho hàm F1, F2 và F3
- 2-7 Cho bảng chân trị sau


A	В	C	D	F1	F2
0	0	0	0	1	1
0	0	0	1	0	1
0	0	1	0	0	0
0	0	1	1	0	1
0	1	0	0	1	1
0	1	0	1	0	1
0	1	1	0	0	0
0	1	1	1	0	1
1	X	X	X	1	0

- a. Viết biểu thức các hàm F1 và F2
- b. Viết dạng Σ và Π cho hàm F1 và F2
- 2-8 Biểu diễn các hàm đã cho trong các bài từ 2-2 đến 2-7 trên bìa Karnaugh
- **2-9** Cho sơ đồ mạch sau, hãy viết biểu thức chuẩn 1 và 2 của F1 và F2




2-10 Cho sơ đồ mạch và giản đồ xung các tín hiệu vào như sau, hãy vẽ dạng tín hiệu F.





2-11 Cho sơ đồ mạch như sau



Lập bảng chân trị và viết các hàm trong các trường hợp sau

- a. E=0 và D=0
- b. E=0
- 2-12 Tìm dạng chuẩn 1 và 2 của các hàm sau

$$F_1(X, Y, Z) = XY + YZ + XZ$$

$$F_2(X,Y,Z) = XY + \overline{X}Z$$

$$F_3(A, B, C) = A + C + \overline{AB}$$

$$F_4(A, B, C) = \overline{(A \oplus B)} + \overline{ABC}$$

2-13 Dùng bìa Karnaugh rút gọn các hàm sau

$$F_1(A, B, C, D) = \sum (0.1, 2, 4, 5, 8, 10, 12, 14)$$

$$F_2(A, B, C) = \prod (0).d(1,2,3,4,5,6,7)$$

$$F_3(A, B, C, D) = \overline{ABCD} + \overline{AB} + \overline{A(C \oplus D)} + ABC + C\overline{D}$$

$$F_4(A,B,C,D,E) = \prod (1,3,4,5,6,9,12,14,20,21,22,25,28,29).d(13,16,30)$$

2-14 Dùng bìa Karnaugh rút gọn các hàm sau


$$F_1(A,B,C,D) = \sum (1,2,4,7,9,15) + d(3,5)$$

$$F_2(A, B, C, D) = \sum (0.1, 2, 4, 5, 8, 10, 11, 14, 15)$$

$$F_3(A, B, C, D) = \prod (2,5,7,8,13,15).d(0,10)$$

$$F_4(A, B, C, D) = \prod (0,2,4,5,6,8,10,12,13)$$

2-15 Cho hàm F(A,B,C,D) biểu diễn trên giản đồ xung như sau



- a. Viết biểu thức chuẩn 2 của hàm F
- b. Biểu diễn hàm trên bìa Karnaugh
- c. Rút gọn hàm F và vẽ mạch thực hiện chỉ dùng cổng NAND
- 2-16 Rút gọn hàm sau và thực hiện bằng cổng NAND 2 ngõ vào

$$F(A, B, C, D) = \sum_{i} (4,6,9,10,12,14) + d(8,11,13)$$

2-17 Rút gọn hàm sau và thực hiện bằng cổng NOR 2 ngõ vào

$$F(A, B, C, D) = \prod (0,2,3,4,6,9,10,11).d(7,13,15)$$

- **2-14** Thực hiện hàm $F(A, B, C, D) = \overline{B}(C + \overline{D}) + \overline{ACD}$ chỉ dùng cổng NAND
- **2-15** Thực hiện hàm $F(A, B, C, D) = (\overline{A} + \overline{B})(\overline{C} + BCD)$ chỉ dùng cổng NOR
- 2-16 Cho các hàm sau

$$\begin{split} F_1(A,B,C,D) &= A \oplus B + (\overline{B}CD + \overline{B}C\overline{D})C + \overline{A} \oplus \overline{B} + \overline{B}D\overline{C} \\ F_2(A,B,C,D) &= \overline{(A+C)(C+D) + \overline{A}B\overline{D}} \\ F_3(A,B,C,D) &= \overline{\overline{AB} + ABD}(B+\overline{C}D) \end{split}$$

- a. Hãy biểu diễn các hàm trên bìa Karnaugh
- b. Viết biểu thức tích các tổng (POS) cho các hàm
- c. Rút gon và vẽ mạch thực hiện dùng toàn cổng NAND
- 2-17 Cho các hàm sau

$$\begin{split} F_1(A,B,C,D) &= \sum (0,2,3,4,6,7,8) + d(5,12,14) \\ F_2(A,B,C,D) &= \prod (2,3,8,9,10,12,14,15).d(0,11,13) \end{split}$$

- a. Rút gon hàm F1 và thực hiện F1 dùng cấu trúc cổng AND-OR
- b. Rút gọn hàm F2 và thực hiện F2 dùng cấu trúc cổng OR-AND
- c. Thực hiện F1 dùng cấu trúc toàn NAND
- d. Thực hiện F2 dùng cấu trúc toàn NOR
- 2-18 Cho bảng chân trị sau

G_1	G_2	X_2	X_1	X_0	Y_0	\mathbf{Y}_1	\mathbf{Y}_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	X	X	X	X	0	0	0	0	0	0	0	0
X	1	X	X	X	0	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0	0	0
1	0	0	1	1	0	0	0	1	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	1	0	0	0	0	0	1	0	0
1	0	1	1	0	0	0	0	0	0	0	1	0
1	0	1	1	1	0	0	0	0	0	0	0	1

- a. Viết biểu thức các hàm Y_0 đến Y_7 b. Vẽ sơ đồ logic của các hàm trên

Chương 3: Hệ tổ hợp

3-1 Cho một hệ tổ hợp hoạt động theo bảng sau

E	X1	X0	Y0	Y1	Y2	Y3
1	X	X	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	1	0	0
0	1	0	0	0	1	0
0	1	X 0 1 0	0	0	0	1

a. Thiết kế hệ tổ hợp này dùng cổng bất kỳ

 b. Dùng hệ tổ hợp đã thiết kế ở câu a (vẽ ở dạng sơ đồ khối) và các cổng logic thực hiện hàm

$$F(A,B,C) = \sum (4,6)$$

3-2 Thiết kế mạch giải mã 2421 thành thập phân (mã 1 trong 10)

a. Thực hiện bằng cổng logic

b. Thực hiện bằng mạch giải mã (decoder) 4→16 có ngỗ ra tích cực mức 1

3-3 Thiết kế mạch cộng bán phần (HA) thực hiện bằng cổng logic. Sau đó, chỉ dùng HA (vẽ ở dạng sơ đồ khối) để thực hiện phép tính $(x+1)^2$, biết rằng x là số nhị phân 2 bit $(x = x_1x_0)$.

3-4 Một mạch tổ hợp có 5 ngõ vào A, B, C, D, E và một ngõ ra Y. Ngõ vào là một từ mã thuộc bộ mã như sau

Е	D	С	В	A
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	1	1
1	1	0	0	0
1	1	1	1	1

a. Thiết kế mạch tổ hợp dùng cổng AND-OR sao cho Y=1 khi ngõ vào là một từ mã đúng và Y=0 khi ngõ vào là một từ mã sai.


b. Thực hiện lại câu a chỉ dùng toàn cổng NAND

3-5 Cho một hệ tổ hợp hoạt động theo bảng sau

E	X1	X0	Y0	Y1	Y2	Y3
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	X 0 1 0 1	1	1	1	0

a. Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 ngõ vào

b. Dùng hệ tổ hợp đã thiết kế ở câu a (vẽ ở dạng sơ đồ khối) và một cổng AND 2 ngõ vào để thực hiện một hệ tổ hợp hoạt động theo giản đồ xung như sau (với U, V, W là các ngõ vào; Z là ngõ ra)



- 3-6 Thực hiện mạch cộng toàn phần (FA) trên cơ sở mạch chọn kênh (Mux) 4→1
- 3-7 Lập bảng chân trị của mạch chọn kênh (Mux) $16 \rightarrow 1$. Sau đó, thực hiện mạch chọn kênh $16 \rightarrow 1$ trên cơ sở mạch chọn kênh $4 \rightarrow 1$.
- 3-8 Cho 4 bô mã như sau

 $A = a_3 a_2 a_1 a_0$

 $B = b_3 b_2 b_1 b_0$

 $C = c_3 c_2 c_1 c_0$

 $D=d_3d_2d_1d_0$

Hãy thiết kế mạch chọn mã (với $Y = y_3y_2y_1y_0$ là ngõ ra) trên cơ sở mạch chọn kênh $4 \rightarrow 1$ theo bảng chân trị sau

\mathbf{x}_1	\mathbf{x}_0	Y
0	0	A
0	1	В
1	0	C
1	1	D

- **3-9** Thiết kế mạch chuyển mã quá 3 thành nhị phân chỉ dùng vi mạch 7483 (mạch cộng 4 bit).
- **3-10** Thiết kế mạch chuyển mã BCD 2 decade thành nhị phân chỉ dùng vi mạch 7483 (mach công 4 bit).
- **3-11** Thiết kế mạch giải mã BCD thành mã LED 7 đoạn anode chung dùng cổng logic
- 3-12 Làm lại bài trên dùng vi mạch 74154 (mạch giải mã 4→16) và các cổng cần thiết
- **3-13** Thiết kế mạch trừ hai số một bit, trong đó V là biến điều khiển, $C_{i\text{-}1}$ là số mượn ngõ vào, C_i là số mượn ngõ ra. Khi V=0 thì mạch thực hiện D=A-B, khi V=1 thì thực hiện D=B-A
- **3-14** Thiết kế mạch trừ hai số 3 bit A và B với biến điều khiển V, dựa trên cơ sở mạch trừ hai số một bit ở bài trên.
- 3-15 Thiết kế mạch trừ hai số 3 bit A và B sao cho kết quả luôn luôn dương.
- **3-16** Thiết kế mạch cộng/trừ hai số nhị phân 4 bit X và Y dùng vi mạch 7483 (mạch cộng 4 bit) và các cổng logic (nếu cần). Mạch có tín hiệu điều khiển là v, khi v=0 mạch thực hiện X+Y, khi v=1 mạch thực hiện X-Y
- **3-17** Chỉ sử dụng mạch cộng toàn phần FA, hãy thiết kế hệ tổ hợp có bảng chân trị sau

\mathbf{x}_1	\mathbf{x}_0	y_0	\mathbf{y}_1	y_2	y ₃
0	0	0	1	0	0
0	1	1	0	y ₂ 0 1 1 1	0
1	0	1	0	1	0
1	1	0	1	1	1

3-18 Dùng vi mạch 7483 (mạch cộng 4 bit) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động như sau

X3	y_3	
 X ₂	y_2	
X ₁	y_1	
 X ₀	yo	
 C		

Nếu C=0 thì $y_3y_2y_1y_0 = x_3x_2x_1x_0$

Nếu C=1 thì $y_3y_2y_1y_0 = bù 2 của <math>x_3x_2x_1x_0$

- **3-19** Cho hàm F với 4 biến vào. Hàm có trị bằng 1 nếu số lượng biến vào có trị bằng 1 nhiều hơn hoặc bằng số lượng biến có trị bằng 0. Ngược lại, hàm có trị bằng 0.
 - a. Hãy biểu diễn hàm trên bìa Karnaugh
 - b. Rút gọn hàm và vẽ mạch thực hiện dùng toàn cổng NAND
- **3-20** Thiết kế mạch chuyển mã nhị phân 4 bit sang mã BCD chỉ dùng vi mạch so sánh 4 bit (ngõ ra tích cực cao) và vi mạch cộng toàn phần FA.
- 3-21 Thiết kế mạch chuyển mã Gray 4 bit sang mã nhị phân, sử dụng
 - a. Các cổng logic.
 - b. Mạch giải mã (decoder) 4→16.
- **3-22** Thiết kế mạch chuyển mã BCD thành 7421 sử dụng decoder 4→16 có ngõ ra tích cực mức 0 và không quá 4 cổng NAND.

3-23

- a. Thiết kế mạch so sánh hai số nhị phân một bit A và B với các ngõ ra tích cực mức 1 sử dụng cổng logic.
- b. Thiết kế mạch so sánh hai số nhị phân 4 bit X=x₃x₂x₁x₀ và Y=y₃y₂y₁y₀ sử dụng cổng logic. Biết rằng ngõ ra F=1 khi X=Y và F=0 khi X≠Y.
- c. Thực hiện mạch ở câu (b) chỉ dùng mạch so sánh đã thiết kế ở câu (a) và mộ cổng AND. Vẽ mạch ở dạng sơ đồ chức năng .
- 3-24 Mach tổ hợp có chức năng chuyển từ mã BCD thành mã BCD quá 3.
 - a. Thiết kế mạch sử dụng cấu trúc NOR-NOR.
 - b. Thiết kế mạch sử dụng vi mạch 7483 (mạch công 4 bit).
- 3-25 Sử dụng các mạch chọn kênh (Mux) $8 \rightarrow 1$ và mạch chọn kênh $4 \rightarrow 1$ để thiết kế mạch chọn kênh $32 \rightarrow 1$.
- **3-26** Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu trị thập phân tương ứng với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0.
 - a. Lập bảng chân tri cho hàm F.
 - b. Thực hiện hàm F bằng mạch chọn kênh (Mux) 16→1.
 - c. Thực hiện hàm F bằng mạch chọn kênh (Mux) 8→1 và các cổng (nếu cần).
 - d. Thực hiện hàm F bằng mạch chon kệnh (Mux) 4→1 và các cổng (nếu cần).
 - e. Hãy biểu diễn hàm F trên bìa Karnaugh
 - f. Hãy rút gọn F và thực hiện F chỉ dùng các mạch cộng bán phần HA.
- **3-27** Cho hàm F(A,B,C) = AB + BC + AC. Hãy thiết kế mạch thực hiện hàm F chỉ sử dung
 - a. Một vi mạch 74138 (decoder 3→8, ngõ ra tích cực thấp) và một cổng có tối đa 4 ngõ vào.
 - b. Một vi mạch 74153 (mux 4→1, có ngõ cho phép tích cực thấp).
 - c. Hai mach công bán phần HA và một cổng OR.
- 3-28 Sử dụng một decoder 4→16 không có ngỗ cho phép (enable) để thực hiện một decoder 3→8 có ngỗ cho phép. Không sử dung thêm cổng.
- **3-29** Sử dụng ba mạch chọn kênh (Mux) 2→1 để thực hiện một mạch chọn kênh 4→1. Không dùng thêm cổng.


3-30 Sử dụng hai vi mạch 74148 (mạch mã hóa 8→3) để thực hiện một mạch mã hóa (encoder) 16→4.

Chương 4: Hệ tuần tự

- **4-1** Thiết kế mạch đếm nối tiếp mod 16 đếm lên dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp).
- **4-2** Thiết kế mạch đếm nối tiếp mod 16 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp).
- **4-3** Dựa trên kết quả bài **4-1**, thiết kế mạch đếm nối tiếp mod 10 đếm lên 0→1→2→...→9→0→...
- 4-4 Dựa trên kết quả bài 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống 15→14→13→...→6→15→...
- **4-5** Dựa trên kết quả bài **4-2**, thiết kế mạch đếm nối tiếp mod 10 đếm xuống 9→8→7→...→0→9→...
- **4-6** Nếu sử dụng JK-FF hoặc D-FF thay cho T-FF trong các bài **4-1** và **4-2** thì thay đổi thế nào?
- **4-7** Thiết kế mạch đếm nối tiếp có nội dung thay đổi theo quy luật của mã 2421, sử dung JK-FF (xung clock canh xuống, ngõ Pr và ngõ Cl tích cực mức cao)
- **4-8** Thiết kế mạch đếm nổi tiếp lên/xuống 4 bit dùng T-FF (xung clock cạnh xuống) với biến điều khiển U/\overline{D} . Khi U/\overline{D} =1 thì mạch đếm lên, khi U/\overline{D} =0 thì mạch đếm xuống.
- **4-9** Thiết kế mạch đếm song song dùng JK-FF (xung clock cạnh xuống) có dãy đếm như sau


$000 \rightarrow 010 \rightarrow 011 \rightarrow 100 \rightarrow 110 \rightarrow 111 \rightarrow 000 \rightarrow ...$

- **4-10** Làm lại bài **4-9** với yêu cầu các trạng thái không sử dụng trong dãy đếm được đưa về trạng thái 111 ở xung clock kế tiếp.
- 4-11 Làm lại bài 4-9 dùng D-FF.
- 4-12 Làm lai bài 4-9 dùng T-FF.
- 4-13 Làm lại bài 4-9 dùng SR-FF.
- **4-14** Thiết kế mạch đếm song song mod 10 có nội dung thay đổi theo quy luật của mã 2421 dùng T-FF.
- 4-15 Cho mach đếm sau




Hãy vẽ dạng sóng A, B, C theo CK và cho biết dung lượng đếm của mạch

4-16 Cho mach đếm sau




- a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.
- b. Vẽ graph (giản đồ) trạng thái của bộ đếm.
- c. Cho biết hệ số đếm của bộ đếm.
- d. Bộ đếm có tự kích được không? Giải thích?

4-17 Cho mạch đếm sau




- a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.
- b. Lập bảng trạng thái chuyển đổi của mạch.
- c. Vẽ graph (giản đồ) trạng thái của bộ đếm.
- d. Bộ đếm có tự kích được không? Giải thích?

4-18 Cho mach đếm sau




- a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.
- b. Lập bảng trang thái chuyển đổi của mạch.
- c. Vẽ graph (giản đồ) trang thái của bô đếm và cho biết hệ số đếm.
- d. Vẽ giản đồ tín hiệu ra, giả sử trạng thái đầu là AB=11.
- e. Mạch có cần định trạng thái đầu hay không? Giải thích?
- f. Nếu cần xây dựng bộ đếm có mod 12 thì cần ghép nối tiếp thêm bao nhiêu FF? Có bao nhiêu cách ghép và vẽ mạch kết nối mỗi cách ghép.

4-19 Cho mạch đếm sau



- a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.
- b. Lập bảng trạng thái chuyển đổi của mạch.
- c. Vẽ graph (giản đồ) trạng thái của bộ đếm và cho biết hệ số đếm.
- d. Bộ đếm có tự kích được không? Giải thích?
- e. Vẽ giản đồ xung ở ngõ ra các FF theo xung CK, biết trạng thái đầu là ABC=011
- **4-20** Sử dụng một vi mạch 7490 để thực hiện mạch đếm mod 10.
- **4-21** Sử dụng một vi mạch 7492 để thực hiện mạch đếm mod 12.
- **4-22** Sử dụng một vi mạch 7493 để thực hiện mạch đếm mod 16.
- **4-23** Sử dụng một vi mạch 7490 để thực hiện mạch đếm mod 6.
- **4-24** Sử dụng hai vi mạch 7490 để thực hiện mạch đếm mod 60.


Phụ lục A: Các vi mạch cổng và FF thông dụng




Bài tập Kỹ Thuật Số – Trang 17/22

Phụ lục B: Các vi mạch tổ hợp thông dụng


Mạch giải mã (decoder) 2→4, 3→8, 4→16




Mạch mã hóa (encoder) có ưu tiên 8→3, 10→4




Mạch chọn kênh (mux) $8 \rightarrow 1$, $4 \rightarrow 1$, $2 \rightarrow 1$




Mạch phân kênh (demux) 1→4




Mạch cộng nhị phân 4 bit




Mạch so sánh 4 bit, 8 bit




Mạch tạo/kiểm tra parity



Mạch chuyển mã BCD → mã LED 7 đoạn anode chung




Mạch đệm 8 bit



Phụ lục C: Các vi mạch tuần tự thông dụng


Mạch đếm nhị phân 4 bit đồng bộ



	Caùc	ngoõ va	1ØO		Caùc ngoõ ra			l	Chöùc naêng
CLR	LOAD	ENP	ENT	CLK	Q_{A}	$Q_{\rm B}$	$Q_{\rm c}$	Q_{D}	
L	Х	Х	Х	<u></u>	L	L	L	L	Reset veà 0
Н	L	Х	Х		D	С	В	Α	Nhaäp döõ lieäu vaøo
Н	Н	Х	L	\int	Khoâ	ng thay	/ ñoåi		Khoâng ñeám
Н	Н	L	Х	\int	Khoâng thay ñoải			Khoâng ñeám	
Н	Н	Н	Н	<u></u>	Ñeám leân			Ñeám	
Х	Х	х	Х	1	Khoâ	ng thay	/ ñoåi		Khoâng ñeám


RCO (Ripple Carry Out) = ENT. $Q_A.Q_B.Q_C.Q_D$


Mạch đếm lên/xuống đồng bộ nhị phân 4 bit



UP	DN	LOAD	CLR	Chöùc naêng
<u></u>	Н	Н	L	Ñeám leân
7	Н	Н	L	Khoâng ñeám
H	<u></u>	Н	L	Ñeám xuoáng
Н	7	Н	L	Khoâng ñeám
Х	x	L	L	Nhaäp döõ lieäu vaøo
Х	х	Х	Н	Reset veà 0


Mạch đếm mod 10 (mod 2 và mod 5)








Mạch đếm mod 12 (mod 2 và mod 6)




Mạch đếm mod 16 (mod 2 và mod 8)




Thanh ghi dịch PIPO

3 4 6 11 13 14	D1 D2 D3 D4 D5 D6	Q1 Q2 Q3 Q4 Q5 Q6	2 5 7 10 12 15
9 1 _C	CLK CLR		
	74LS1	74	


Thanh ghi dịch SIPO



Thanh ghi dịch PISO



Thanh ghi dịch trái/ phải PIPO



Mạch chốt 8 bit

