

ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH · TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN
KHOA ĐIỆN TỬ – VIỄN THÔNG · BỘ MÔN ĐIỆN TỬ



KHÓA LUẬN TỐT NGHIỆP CỬ NHÂN

ĐỒNG THIẾT KẾ THUẬT TOÁN – PHẦN CỨNG CHO BỘ TĂNG TỐC CNN 1 CHIỀU LƯỢNG TỬ HOÁ HIỆU QUẢ NHẪM PHÂN LOẠI NHỊP TIM TRÊN FPGA

Algorithm-hardware co-design of a hardware-efficient quantized 1D CNN accelerator for ECG arrhythmia classification on FPGA

Sinh viên thực hiện **LÊ MINH ĐỨC**
MSSV 22200034

Giảng viên hướng dẫn **ThS. MÃ KHẢI MINH**



NỘI DUNG TRÌNH BÀY

01 **ĐỘNG LỰC NGHIÊN CỨU & VẤN ĐỀ ĐẶT RA**

02 **ĐÓNG GÓP ĐỀ TÀI**

03 **HỆ THỐNG ĐỀ XUẤT**

04 **KẾT QUẢ THỰC NGHIỆM**

05 **KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN**

01

ĐỘNG LỰC NGHIÊN CỨU & VẤN ĐỀ ĐẶT RA



CHƯƠNG 1 · ĐỘNG LỰC NGHIÊN CỨU VÀ VẤN ĐỀ ĐẶT RA



Động lực nghiên cứu

- **Rối loạn nhịp tim** là nguyên nhân hàng đầu gây đột tử do tim; nhiều dạng có tính kịch phát nên dễ bị bỏ sót khi đo ECG một lần.
- **Phân tích ECG thủ công** tốn nguồn lực chuyên môn, không đáp ứng giám sát liên tục dài ngày.
- **Mô hình học sâu** cho độ chính xác cao, nhưng thường quá lớn, có hàng triệu phép tính: **vi điều khiển thiếu** thông lượng, **GPU vượt ràng buộc công suất** của thiết bị đeo.

CHƯƠNG 1 · ĐỘNG LỰC NGHIÊN CỨU VÀ VẤN ĐỀ ĐẶT RA

Vấn đề đặt ra

- Các mô hình có độ chính xác cao thường có thuật toán phức tạp, đòi hỏi tài nguyên tính toán rất lớn
- Các phần cứng tăng tốc thì dựng theo mô hình đã chốt, dễ tăng chi phí tính toán nếu gặp các phép toán khó triển khai
- Lượng tử hoá làm giảm độ chính xác mô hình đánh đổi khả năng tăng tốc của bộ tính toán, có thể gây sai số tích lũy nếu mô hình có nhiều lớp dẫn sai sót trong đánh giá kết quả.



02

ĐÓNG GÓP ĐỀ TÀI



CHƯƠNG 2 · ĐÓNG GÓP ĐỀ TÀI

- 1. Đề xuất mô hình CNN dựa trên thiết kế đồng thời để tối ưu phần cứng tính toán và đảm bảo độ chính xác ổn định thực hiện phân loại 4 nhãn rối loạn nhịp tim từ ECG với độ chính xác $> 90\%$**
- 2. Áp dụng phương pháp cắt tỉa cấu trúc, lượng tử hoá hiệu quả nhằm tối ưu độ chính xác của mô hình, giảm sai lệch độ chính xác $< 2\%$**
- 3. Kiểm chứng chính xác bit bằng cách đối chiếu mọi giá trị trung gian tại mọi ranh giới các tầng của mô hình, đảm bảo phần cứng đáp ứng đúng với sai lệch xấp xỉ 0**
- 4. Xác minh tính ổn định của mô hình thông qua kiểm tra chéo trên nguồn dữ liệu độc lập**
- 5. Thực hiện triển khai phần cứng tiết kiệm tài nguyên trên FPGA**


03

THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN




CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN


3.1 Quy trình thiết kế và triển khai trên FPGA




Qui trình thiết kế



Mô hình mạng CNN



Kiến trúc triển khai mạng CNN



Triển khai thiết kế lên board

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN


3.2 Bộ dữ liệu Chapman và Georgia

Bộ dữ liệu huấn luyện Chapman

- A large scale 12-lead electrocardiogram database for arrhythmia study v1.0.0
- DOI : [10.13026/wgex-er52](https://doi.org/10.13026/wgex-er52)
- Bệnh viện Shaoxing People's và Ningbo First
- 33.143 bản ghi (10s)

Bộ dữ liệu cross – check data Georgia

- Georgia 12-Lead ECG Challenge Database
- DOI : [10.13026/34va-7q14](https://doi.org/10.13026/34va-7q14) (Challenge 2021 v1.0.3)
- South East USA
- 5.459 bản ghi (10s) nhãn SNOMED-CT ánh xạ về cùng 4 lớp.



Bốn nhóm nhịp cần phân loại

AFIB — rung nhĩ và cuồng nhĩ (AFIB, AF)

GSVT — nhịp nhanh trên thất (ST, SVT, AT, AVNRT, AVRT, SAAWR)

SB — nhịp chậm xoang

SR — nhịp xoang bình thường (SR, SA)


3.3 Tiền xử lý tín hiệu

- Trích chuyển đạo II làm đầu vào đơn kênh.
- Lấy mẫu lại 500 → 250 Hz: cửa sổ 10 s từ 5000 xuống 2500 mẫu.
 $x_{ds} = \text{IDFT}(\text{LPF}(\text{DFT}(x_{\text{raw}})))$, tần số cắt 125 Hz — lấy mẫu lại trong miền tần số, lọc trước rồi mới giảm mẫu nên không gây chồng phổ.
- Chuẩn hoá Z-score theo từng bản ghi, đưa mọi bản ghi về cùng thang biên độ.
 $x_{\text{norm}} = (x_{ds} - \mu) / (\sigma + \epsilon)$, $\epsilon = 10^{-8}$ — μ và σ tính trên chính bản ghi đó, nên không mang thông tin từ tập huấn luyện sang tập kiểm tra.
- Chia tập dữ liệu độc lập theo bệnh nhân.

Tập	Số bản ghi	Tỉ lệ	Vai trò
Huấn luyện	23.198	70 %	Cập nhật trọng số
Kiểm định	4.972	15 %	Chọn mô hình tốt nhất
Kiểm tra	4.973	15 %	Đánh giá cuối cùng
Tổng	33.143	100 %	—

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.4.1 Mô hình 1D-CNN và quy trình huấn luyện



Kiến trúc ban đầu có cấu hình kênh 4-8-8-16 với 1.244 tham số

1 Lan truyền thuận

Đưa tập dữ liệu qua mạng để tính đầu ra dự đoán

2 Tính hàm mất mát

So sánh dự đoán với nhãn thật bằng hàm cross-entropy

3 Lan truyền ngược

Tính đạo hàm của hàm mất mát theo từng trọng số

4 Cập nhật trọng số

Bộ tối ưu Adam điều chỉnh theo hướng giảm mất mát

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.4.2 Pruning channel có cấu trúc theo chuẩn L1


Tầng	Ban đầu	Sau cắt tỉa	Hành động
Conv1	4	4	Giữ nguyên
Conv2	8	4	Loại 4 bộ lọc L1 nhỏ nhất
Conv3	8	8	Giữ nguyên
Conv4	16	8	Loại 8 bộ lọc L1 nhỏ nhất
FC	16	8	Thu hẹp theo Conv4

Cắt tỉa có cấu trúc

- Loại trộn bộ lọc cùng kênh đầu ra → giảm số bộ nhân và dung lượng bộ nhớ.
- Tiêu chí L1-norm chỉ cần đọc trọng số, không phụ thuộc lô dữ liệu như xấp xỉ Taylor.

Tình hình hai pha sau cắt tỉa

Pha 1 — 30 epoch, tốc độ học 10^{-3} : phục hồi nhanh sau cắt tỉa.
Pha 2 — 20 epoch, tốc độ học 10^{-4} : tinh chỉnh mịn, hội tụ ổn định.



1.244
tham số ban đầu

640
tham số sau cắt tỉa

-48,55 %
số tham số

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.4.4 Lượng tử hoá INT8

Công thức lượng tử hoá tổng quát

$q = \text{clamp}(\text{round}(r / s), -127, 127)$

- round: làm tròn về số nguyên gần nhất — nguồn sai số lượng tử.
- clamp: chặn biên về dải INT8 $[-127, 127]$ — chống tràn số.
- s: hệ số tỉ lệ, quyết định chi phí phần cứng của phép khôi phục.

$$s = 2^{-\text{shift_bits}}$$

$$\text{shift_bits} = \lceil \log_2(127 / |r|_{\max}) \rceil$$

Khi s là lũy thừa của 2, phép chia cho s trở thành phép dịch bit:

$$q = \text{clamp}(\text{round}(r \cdot 2^{\text{shift_bits}}), -127, 127)$$

Áp dụng vào mô hình — bốn bước của luồng suy luận INT8

1. Đầu vào ECG: $x_q = \text{clamp}(\text{round}(x \cdot 2^{\text{input_shift}}), -127, 127)$

$\text{input_shift} = 2$

2. Trọng số: $w_q = \text{clamp}(\text{round}(w \cdot 2^{\text{w_shift}}), -127, 127)$

$w_shift = 6/7/6/7/7$

3. Tích lũy INT32: $\text{acc32} = \sum (x_q \cdot w_q) + \text{bias}_q$

4. Tái tỉ lệ về INT8: $y_q = \text{clamp}((\text{acc32} + 2^{(nb-1)}) \gg nb, -127, 127)$

$nb = 8/7/6/7$

Điểm cải tiến: round-half-up

- Dịch phải số học luôn làm tròn xuống → sai số lệch hẳn một phía $[-1:0]$ và tích lũy qua 4 tầng.
- Cộng thêm nửa đơn vị của bit bị dịch, $2^{(nb-1)}$, trước khi dịch → sai số phân bố đối xứng quanh 0 $[-0.5:0.5]$.

3.4.5 Trích xuất trọng số

Trích xuất và đóng gói trọng số


- Trọng số Conv sắp xếp kênh ra ở ngoài, kênh vào ở trong; 5 trọng số của một cặp (kênh ra, kênh vào) đóng gói thành một từ 40 bit.
- Mỗi chu kỳ, một khối tính toán cần đúng 5 trọng số — tức đúng một từ 40 bit đọc trong một lần truy cập, không phải ghép byte lúc chạy.
- Trọng số FC lưu 4 hàng × 8 cột; bias INT32 lưu riêng theo địa chỉ kênh ra × 4 + số tầng.

Tệp	Số từ	Độ rộng	Nội dung
conv1_w.hex	4	40 bit	4 kênh ra × 1 kênh vào
conv2_w.hex	16	40 bit	4 kênh ra × 4 kênh vào
conv3_w.hex	32	40 bit	8 kênh ra × 4 kênh vào
conv4_w.hex	64	40 bit	8 kênh ra × 8 kênh vào
conv_bias.hex	32	32 bit	Bias INT32 của 4 tầng Conv
fc_weights / fc_bias	32 / 4	8 / 32 bit	Trọng số và bias tầng FC

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN


3.5 Kiến trúc phần cứng

Kiến trúc chia sẻ theo thời gian, tái sử dụng lại bộ tính toán dựa theo từng lớp Conv – pool.



CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.5.1 Khối convolution-pool unit



S1

Phép nhân

5 bộ nhân có dấu 8 × 8 bit cho kết quả 16 bit; cả hai toán hạng ở dạng bù hai.

S2 S3 S4

Cây cộng ba tầng

5 tích cộng dồn qua 3 tầng có thanh ghi

S5 S_bias S6

Tích lũy + dịch

Tích lũy đa kênh qua `in_ch` chu kỳ;
bias và hằng số làm tròn gộp thẳng vào số hạng khởi tạo, rồi dịch phải `nb` bit.

S7 S8 S9

Bảo hoà · ReLU · Pool

Kẹp về dải `[-127, 127]`;
ReLU chỉ bật ở Conv4;
Lấy MAX sau 5 mẫu rồi phát xung `pool_write`.


3.5.2 Khối engine unit — 8 kênh đầu ra song song



- 8 convolution-pool unit chạy song song, tính đồng thời 8 kênh đầu ra.
- Bao quanh là toàn bộ cơ chế cấp dữ liệu: cửa sổ thanh ghi trượt, bộ chọn nhánh, chuỗi trễ đồng bộ, kho trọng số ROM, bias và cổng ghi có chọn lọc.

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.5.3 Khối gap-fc-argmax unit




Giai đoạn	Số nhịp	Thao tác
GAP	6	Đọc và cộng dồn 4 vị trí của 8 kênh, rồi chia trung bình
FC	10	Nhân và cộng dồn 8 đầu vào cho 4 kênh ra
FC flush	1	Cộng nốt tích cuối còn nằm trong đường ống
Argmax	4	So sánh tuần tự 4 logit
Done	1	Chốt kết quả và phát tín hiệu hoàn tất
Tổng	22	

3 khối con Gap-fc-argmax

- gap_unit** — cộng dồn 4 giá trị của mỗi kênh rồi chia trung bình. phép chia 4 chỉ là dịch phải 2 bit vì đã qua ReLU.
- fc_unit** — nhân vector 8 giá trị với ma trận 4×8 bằng 4 bộ nhân song song; bias nạp sẵn vào bộ cộng tích lũy.
- argmax_unit** — so sánh tuần tự 4 logit qua 4 nhịp bằng một thanh ghi giữ cực đại và một thanh ghi giữ chỉ số.

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.5.4 Máy trạng thái



Tham số điều khiển phát ra theo từng tầng

Tầng	in_ch	in_len	out_len	nb	relu_en	cp_en	kênh ra
Conv1	1	2500	500	8	0	0x0F	4
Conv2	4	500	100	7	0	0x0F	4
Conv3	4	100	20	6	0	0xFF	8
Conv4	8	20	4	7	1	0xFF	8

Bảng 3.15. Các trạng thái của bộ điều khiển.


Trạng thái	Mã	Vai trò
IDLE	0	Chờ lệnh, tín hiệu busy bằng 0
LOAD INPUT	1	Nạp tham số Conv1, phát xung xóa cửa sổ và bộ đếm gộp
CONV1	2	Tích chập tầng 1, đọc dữ liệu từ Input RAM
CONV2	3	Tích chập tầng 2
CONV3	4	Tích chập tầng 3
CONV4	5	Tích chập tầng 4, có bật ReLU
GAP_FC_S	6	Gộp trung bình, kết nối đầy đủ và tìm cực đại
DONE S	7	Chốt kết quả, phát xung done

Bảng 3.17. Năm trạng thái con của giai đoạn phân loại đầu ra.

Trạng thái con	Xung nhịp	Bộ đếm điều khiển	Điều kiện chuyển tiếp
GAP SUB	6	gap_step : 0 → 5	gap_step = 5 → FC SUB
FC SUB	10	fc_step : 0 → 9	fc_step = 9 → FC FLUSH S
FC FLUSH S	1		Chuyển ngay → ARGMAX SUB
ARGMAX SUB	4	argmax_step: 0 → 3	argmax_step = 3 → DONE SUB
DONE SUB	1	—	Chốt result, phát done → DONE S

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.5.5 Bộ nhớ và luồng dữ liệu của hệ thống



Tổ chức bộ nhớ trên thiết kế


Input RAM — 2500×8 bit, hai cổng đơn giản; chỉ Conv1 đọc trực tiếp.

Ping-Pong RAM — 2 bank $\times$ 8 kênh $\times$ 512×8 bit (16 khối M10K). Tầng hiện tại đọc bằng này, ghi sang bằng kia; mỗi lần chuyển tầng vai trò đảo cho nhau.

ROM trọng số — $116 \text{ word} \times 40 \text{ bit} + \text{bias } 32 \times 32 \text{ bit}$; nhúng cố định, không có cổng ghi từ bus.

CHƯƠNG 3 · THIẾT KẾ VÀ TRIỂN KHAI MẠNG CNN

3.5.6 Tích hợp giao tiếp Avalon-MM và cầu JTAG-to-Avalon



Địa chỉ	Loại	Tên	Chức năng
0x0003	Ghi	start	Phát lệnh chạy, xóa cờ hoàn tất
0x0004	Đọc	status	Bit 0 = đang bận, bit 1 = đã hoàn tất
0x0005	Đọc	result	Lớp dự đoán, 2 bit
0x1000 – 0x19C3	Ghi	cửa sổ dữ liệu	Nạp 2500 mẫu, mỗi từ ứng một byte

Các bước điều khiển hệ thống bằng scripting tcl trên System Console

- 1. **Nạp cấu hình :** Nạp tệp .sof vào FPGA qua cáp USB-Blaster.
- 2. **Mở kênh giao tiếp:** Dò và mở thiết bị chủ JTAG-to-Avalon.
- 3. **Nạp dữ liệu & chạy:** Ghi 2500 mẫu vào 0x1000, phát bit start
- 4. **Chờ và đọc kết quả :** Đọc status tới khi done, rồi đọc result
- 5. **Lặp và đối chiếu :** Lặp cho toàn bộ tập kiểm tra, so với nhãn thật

Trình tự một lượt suy luận: PC ghi 2500 mẫu ECG vào cửa sổ dữ liệu → ghi bit start vào 0x0003 → đọc lặp thanh ghi trạng thái 0x0004 tới khi bit hoàn tất bằng 1 → đọc lớp dự đoán tại 0x0005.

04



KẾT QUẢ THỰC NGHIỆM

- Phương pháp đánh giá và kết quả huấn luyện mô hình
- Mô phỏng chức năng khớp bit và thực nghiệm trên board FPGA
- Tài nguyên, hiệu năng và so sánh với các nghiên cứu khác



CHƯƠNG 4 · KẾT QUẢ THỰC NGHIỆM

4.1.1 Kết quả huấn luyện





Độ chính xác theo từng bước (tập kiểm tra Chapman, 4.973 bản ghi)

Phiên bản mô hình	Tham số	Acc (%)	F1-macro
Float32 đầy đủ	1.244	95,35	0,9478
Float32 sau tỉa kênh	640	95,03	0,9446
INT8 lượng tử hoá	640	94,27	0,9356

CHƯƠNG 4 · KẾT QUẢ THỰC NGHIỆM

4.1.2 Kết quả chi tiết theo lớp – tập dữ liệu Chapman và Georgia



Chapman

Lớp	Prec.	Recall	F1	Mẫu
AFIB	0,9267	0,9062	0,9163	1.130
GSVT	0,8698	0,9459	0,9063	869
SB	0,9756	0,9810	0,9783	1.791
SR	0,9670	0,9172	0,9414	1.183
Macro	—	—	0,9356	4.973

Georgia

Lớp	Prec.	Recall	F1	Mẫu
AFIB	0,8309	0,8237	0,8273	692
GSVT	0,9208	0,9455	0,9329	1.192
SB	0,9537	0,9625	0,9581	1.521
SR	0,9513	0,9328	0,9420	2.054
Macro	—	—	0,9151	5.459

Nhận xét: Mô hình phiên bản INT8 chỉ 640 tham số đạt độ chính xác 94,27 % và F1-macro 0,9356 trên 4.973 bản ghi kiểm tra Chapman và đạt 93,00 % và F1-macro 0,9151 trên bản ghi Georgia


→ chỉ thấp hơn khoảng **1,3 điểm phần trăm** so với kết quả trong phân bố, mức suy giảm nhỏ với một phép chuyển giao xa.

CHƯƠNG 4 · KẾT QUẢ THỰC NGHIỆM

4.2 Kiểm chứng chức năng


Mức khối **23/23** đạt

convolution-pool unit đơn lẻ: đường dữ liệu, làm tròn nửa lên, bão hoà ± 127 , ReLU, max-pool, tích lũy 4 và 8 kênh, khởi động lại.



Mức vận hành lớp **8/8** đạt

engine + controller + ping-pong: thời điểm, địa chỉ và điều kiện cho phép ghi khi chạy Conv1 và chuyển tiếp sang Conv2, Conv3.




CHƯƠNG 4 · KẾT QUẢ THỰC NGHIỆM

4.2.1 Kiểm chứng chức năng (Chapman)


Mức hệ thống **7/7 đạt**

Một mẫu tín hiệu ECG chạy qua toàn hệ thống; đối chiếu 7 điểm chính xác bit kiểm tra với mô hình Python sai lệch tuyệt đối lớn nhất bằng 0



Kết quả phân loại nhãn 0 : AFIB trùng nhãn record

```
# === tb_bitexact1: 7-checkpoint bit-exact, sample 9 ===  
# [STAGE PASS] input_int8 (2500 elems)  
# [STAGE PASS] pool1 (2000 elems)  
# [STAGE PASS] pool2 (400 elems)  
# [STAGE PASS] pool3 (160 elems)  
# [STAGE PASS] pool4 (32 elems)  
# [STAGE PASS] after_gap (8 elems)  
# [STAGE PASS] logits_fc (4 elems)  
# === inference done: class=0, cycles=5216 ===  
# === BIT-EXACT: 7/7 checkpoints PASS, 0 FAIL ===  
# === DEVIATION vs Python golden: max|diff|=0 LSB, 0/5104 elems differ (5104 exact) ===  
# ALL 7 CHECKPOINTS BIT-EXACT (max|diff|=0 LSB)
```




CHƯƠNG 4 · KẾT QUẢ THỰC NGHIỆM

4.2.2 Kiểm chứng chức năng (Georgia)


Mức hệ thống 7/7 đạt

Một mẫu tín hiệu ECG chạy qua toàn hệ thống; đối chiếu 7 điểm chính xác bit kiểm tra với mô hình Python sai lệch tuyệt đối lớn nhất bằng 0.



Kết quả phân loại nhãn 0 : AFIB trùng nhãn record

```
# === tb_bitexact2: 7-checkpoint bit-exact, sample 8 ===
# [STAGE PASS] input_int8 (2500 elems)
# [STAGE PASS] pool1 (2000 elems)
# [STAGE PASS] pool2 (400 elems)
# [STAGE PASS] pool3 (160 elems)
# [STAGE PASS] pool4 (32 elems)
# [STAGE PASS] after_gap (8 elems)
# [STAGE PASS] logits_fc (4 elems)
# === inference done: class=0, cycles=5216 ===
# === BIT-EXACT: 7/7 checkpoints PASS, 0 FAIL ===
# === DEVIATION vs Python golden: max|diff|=0 LSB, 0/5104 elems differ (5104 exact) ===
# ALL 7 CHECKPOINTS BIT-EXACT (max|diff|=0 LSB)
```



CHƯƠNG 4 · KẾT QUẢ THỰC NGHIỆM

4.3 Kết quả thực nghiệm trên kit DE10-Standard

=====

DATASET: Chapman

=====

Samples in file: 4973 ; running: 4973

Expected (SW bit-exact): 4688/4973 = 94.27%

Chapman sample 0 : pred=0 (AFIB) truth=0 (AFIB) OK

Chapman sample 250 : pred=0 (AFIB) truth=0 (AFIB) OK

Chapman sample 500 : pred=0 (AFIB) truth=0 (AFIB) OK

Chapman sample 750 : pred=0 (AFIB) truth=0 (AFIB) OK

Chapman sample 1000 : pred=0 (AFIB) truth=0 (AFIB) OK

Chapman sample 1250 : pred=1 (GSVT) truth=1 (GSVT) OK

Chapman sample 1500 : pred=1 (GSVT) truth=1 (GSVT) OK

Chapman sample 1750 : pred=1 (GSVT) truth=1 (GSVT) OK

Chapman sample 2000 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 2250 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 2500 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 2750 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 3000 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 3250 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 3500 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 3750 : pred=2 (SB) truth=2 (SB) OK

Chapman sample 4000 : pred=3 (SR) truth=3 (SR) OK

Chapman sample 4250 : pred=3 (SR) truth=3 (SR) OK

Chapman sample 4500 : pred=3 (SR) truth=3 (SR) OK

Chapman sample 4750 : pred=3 (SR) truth=3 (SR) OK

--- Chapman result ---

AFIB : 1024/1130 recall = 90.62%

GSVT : 822/ 869 recall = 94.59%

SB : 1757/1791 recall = 98.10%

SR : 1085/1183 recall = 91.72%

Accuracy : 4688/4973 = 94.27%

Expected (SW) : 4688/4973 = 94.27% -> MATCH (bit-exact)

Wall time : 1603.4 s (322.4 ms/sample, JTAG-bound)

=====

DATASET: Georgia

=====

Samples in file: 5459 ; running: 5459

Expected (SW bit-exact): 5077/5459 = 93.00%

Georgia sample 0 : pred=0 (AFIB) truth=0 (AFIB) OK

Georgia sample 250 : pred=0 (AFIB) truth=0 (AFIB) OK

Georgia sample 500 : pred=0 (AFIB) truth=0 (AFIB) OK

Georgia sample 750 : pred=0 (AFIB) truth=1 (GSVT) X

Georgia sample 1000 : pred=1 (GSVT) truth=1 (GSVT) OK

Georgia sample 1250 : pred=1 (GSVT) truth=1 (GSVT) OK

Georgia sample 1500 : pred=1 (GSVT) truth=1 (GSVT) OK

Georgia sample 1750 : pred=1 (GSVT) truth=1 (GSVT) OK

Georgia sample 2000 : pred=2 (SB) truth=2 (SB) OK

Georgia sample 2250 : pred=2 (SB) truth=2 (SB) OK

Georgia sample 2500 : pred=2 (SB) truth=2 (SB) OK

Georgia sample 2750 : pred=2 (SB) truth=2 (SB) OK

Georgia sample 3000 : pred=2 (SB) truth=2 (SB) OK

Georgia sample 3250 : pred=2 (SB) truth=2 (SB) OK

Georgia sample 3500 : pred=3 (SR) truth=3 (SR) OK

Georgia sample 3750 : pred=3 (SR) truth=3 (SR) OK

Georgia sample 4000 : pred=3 (SR) truth=3 (SR) OK

Georgia sample 4250 : pred=3 (SR) truth=3 (SR) OK

Georgia sample 4500 : pred=3 (SR) truth=3 (SR) OK

Georgia sample 4750 : pred=2 (SB) truth=3 (SR) X

Georgia sample 5000 : pred=3 (SR) truth=3 (SR) OK

Georgia sample 5250 : pred=3 (SR) truth=3 (SR) OK

--- Georgia result ---

AFIB : 570/ 692 recall = 82.37%

GSVT : 1127/1192 recall = 94.55%


SB : 1464/1521 recall = 96.25%

SR : 1916/2054 recall = 93.28%

Accuracy : 5077/5459 = 93.00%

Expected (SW) : 5077/5459 = 93.00% -> MATCH (bit-exact)

Wall time : 1330.1 s (243.7 ms/sample, JTAG-bound)



[2/4] Mau #1578

Nhan thuc te: GSVT

1. Nap tin hieu ECG : 2500 mau INT8 (222 ms qua JTAG)

2. Kich hoat : START = 1

3. Trang thai : busy -> done

Do tre loi : 5216 chu ky = 52,16 us @ 100 MHz

=> KET QUA: GSVT (lop 1) DUNG

Tập dữ liệu	Số mẫu	Đúng	Trên board	Phần mềm
Chapman	4.973	4.688	94,27 %	94,27 %
Georgia	5.459	5.077	93,00 %	93,00 %

CHƯƠNG 4 · KẾT QUẢ THỰC NGHIỆM

4.4 Kết quả tài nguyên trên board De10-Standard

Quartus Prime Version	25.1std.0 Build 1129 10/21/2025 SC Lite Edition	Quartus Prime Version	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision Name	ecg_accelerator_top	Revision Name	jtag_top
Top-level Entity Name	ecg_accelerator_top	Top-level Entity Name	jtag_top
Family	Cyclone V	Family	Cyclone V
Device	5CSXFC6D6F31C6	Device	5CSXFC6D6F31C6
Timing Models	Final	Timing Models	Final
Logic utilization (in ALMs)	2,148 / 41,910 (5 %)	Logic utilization (in ALMs)	2,219 / 41,910 (5 %)
Total registers	2902	Total registers	3519
Total pins	83 / 499 (17 %)	Total pins	2 / 499 (< 1 %)
Total virtual pins	0	Total virtual pins	0
Total block memory bits	85,536 / 5,662,720 (2 %)	Total block memory bits	86,048 / 5,662,720 (2 %)
Total DSP Blocks	28 / 112 (25 %)	Total DSP Blocks	28 / 112 (25 %)

Khối	ALM	ALUT	Thanh ghi	M10K	DSP
avalon_slave	10,5	8	23	0	0
cnn_controller	71,8	122	83	0	0
engine unit	1.691,9	2.281	2.418	0	24
ROM weight	230,7	309	147	0	0
GAP-FC-argmax unit	342,2	567	374	0	4
Ping-pong RAM	25,1	80	2	16	0
Input RAM	0,0	0	0	4	0
Toàn thiết kế	2.148	3.069	2.902	20	28

108,86 MHz

52,16 μ s
độ trễ ở 100 MHz

19.172 inf/s
inference/s

27,96 μ J
536,08 mW ước lượng

05

KẾT LUẬN



CHƯƠNG 5 · KẾT LUẬN

Kết quả đạt được và hướng phát triển

Kết quả đạt được

- Mạng 1D-CNN 4 tầng, pruning còn 640 tham số (−48,55 %) với chỉ 0,32 % mất mát độ chính xác.
- Lượng tử hoá INT8 thang lũy thừa 2 + làm tròn nửa lên: tái tỉ lệ chỉ còn một phép cộng và một phép dịch.
- Kiểm chứng ba tầng đều đạt: 23 + 8 trường hợp và 7/7 điểm chính xác bit với sai lệch tuyệt đối bằng 0.
- Chạy thực trên DE10-Standard: 94,27 % (Chapman) và 93,00 % (Georgia), khớp tuyệt đối với phần mềm.
- Tài nguyên sử dụng 2.148 ALM (5 %), 28 DSP (25 %), Fmax 108,86 MHz, 52,16 μ s và 27,96 μ J mỗi lần suy luận.

Hướng phát triển

- Tăng độ chính xác phân loại mô hình bằng các mạng hay các kỹ thuật tối ưu hơn.
- Phân loại theo cửa sổ trượt để định vị thời điểm bất thường; hiệu chỉnh lại ngưỡng quyết định trên tập đích.
- Ghép với mạch thu ECG, hoàn thiện hệ thống phân loại trên môi trường thực tế.
- Áp dụng các kiến trúc tiên tiến theo hướng tái cấu hình kênh, áp dụng cho nhiều mô hình.

CHƯƠNG 5 · KẾT LUẬN

So sánh với các nghiên cứu tăng tốc phân loại ECG trên FPGA

Tiêu chí	Đề tài này	Liu và cộng sự	Pham và cộng sự	Tran và cộng sự
Board thực hiện	Cyclone V 5CSXFC6D6F31	Cyclone V 5CSEBA6U23I7	Zynq UltraScale+ ZCU102	Zynq-7000 Pynq-Z2
Kiến trúc	1D-CNN	1D-CNN	1D-CNN (Mini-InceptionNet)	LDC (siêu vector)
Số tham số	640	—	6.457	—
Lượng tử hoá	INT8	INT8	Fixed 16 bit	—
Tập dữ liệu · mức phân loại	Chapman · Rhythm	Chapman · Rhythm	MIT-BIH · Beat	MIT-BIH · Beat
Độ chính xác	94,27 %	92,95 %	99,37 %	97,18 %
ALM / LUT	2.148 ALM (5 %)	51 %	24.685 LUT	8.255 LUT
Thanh ghi	2.902 (3 %)	86 %	11.180	8.296
Khối DSP	28 DSP (25 %)	39 %	40 DSP	0 DSP
Tần số	100 MHz	50 MHz	250 MHz	50 MHz
Độ trễ	52,16 μs	66 μs	34,45 μs	23,9 μs (core)
Thông lượng (lần/s)	19.172	15.150	29.028	—

CẢM ƠN QUÝ THẦY CÔ ĐÃ LẮNG NGHE

Kính mong nhận được ý kiến đóng góp của quý thầy cô trong hội đồng.



SLIDE DỰ PHÒNG · TRẢ LỜI KHOẢNG TRỐNG 2

Lượng tử hoá của đề tài khác phương pháp thông thường ở chỗ nào?

Khoảng trống 2: các công trình chỉ ghi nhận “có lượng tử hoá INT8”, không đo nó tốn bao nhiêu độ chính xác và tiết kiệm bao nhiêu tài nguyên. Đề tài trả lời bằng số đo cả hai vế.

1. Khác nhau ở phép tái tỉ lệ — điểm duy nhất chạm vào phần cứng

THÔNG THƯỜNG · hệ số thực

$$s = \max |W| / 127$$
$$y = \text{round}(\text{acc32} \times s)$$

Hệ số là số thực bất kỳ → mạch phải có bộ nhân.
→ 4 bộ nhân DSP18 cho khâu tái tỉ lệ

ĐỀ TÀI · hệ số lũy thừa 2

$$s = 2^{(-nb)}$$
$$y = (\text{acc32} + 2^{(nb-1)}) \gg nb$$

Hệ số bị ràng buộc về lũy thừa 2 → chỉ còn cộng và dịch bit.
→ 0 bộ nhân, chỉ 1 phép cộng + 1 phép dịch

2. Cái giá của lựa chọn — đo trên cùng mô hình, cùng tập kiểm tra Chapman

Phương án tái tỉ lệ	Độ chính xác	F1-macro	DSP cho tái tỉ lệ
Dấu phẩy động 32 bit (chuẩn trên)	94,65 %	0,9402	—
Hệ số thực (thông thường)	94,65 %	0,9398	4
Lũy thừa 2 + làm tròn nửa lên (đề tài)	94,37 %	0,9364	0

Lũy thừa 2 + cắt cụt (không làm tròn)	93,99 %	0,9328	0
---------------------------------------	---------	--------	---

Kết luận: đánh đổi có lợi

► Mất 0,28 % độ chính xác so với hệ số thực — nhỏ hơn độ dao động giữa các lần chạy (0,4–0,9 %).

► Đổi lại bỏ hẳn 4 bộ nhân ở khâu tái tỉ lệ; DSP chiếm 54 % công suất động của mạch.

► Làm tròn nửa lên là cần thiết: hơn cắt cụt 0,38 % mà không tốn thêm tài nguyên nào.

Phát biểu thận trọng: khác biệt độ chính xác giữa các phương án nằm trong nhiễu thống kê, nên đề tài không kết luận phương án nào chính xác hơn. Điểm chắc chắn là chi phí phần cứng: 0 bộ nhân so với 4. Cột DSP là chi phí kiến trúc của khâu tái tỉ lệ, không phải hai lần tổng hợp Quartus riêng biệt.