



广东工业大学

数字电子钟

学 院: _____

专业班级: _

姓 名: _____

学 号: _____

指导老师: _____

20 年月

目 录

1 设计目的、任务及要求.....	1
2 方案论证及整体逻辑电路框图.....	1
2.1 方案论证.....	1
2.1.1 仿真软件选用.....	1
2.1.2 内容一：实现小时、分钟和秒钟的计数与显示功能.....	1
2.1.3 内容二：复位功能.....	2
2.1.4 内容三：整点报时.....	2
2.1.4 内容四：定时闹钟.....	2
2.2 整体逻辑电路框图.....	2
3 单元电路设计	2
3.1 时钟信号电路设计.....	2
3.2 六十进制电路设计.....	3
3.3 二十四进制电路设计.....	4
3.4 计数器级联电路及显示电路设计.....	4
3.5 复位电路设计.....	5
3.6 整点报时电路设计.....	5
3.7 闹钟电路设计.....	6
4 电路性能仿真测试	6
4.1 计时模块性能仿真测试.....	6
4.1.1 计时模块电路图.....	6
4.1.2 仿真结果.....	7
4.1.3 元器件清单.....	7
4.2 复位模块性能仿真测试.....	7
4.2.1 复位模块电路图.....	7
4.2.2 仿真结果.....	8
4.2.3 元器件清单.....	8
4.3 整点报时模块性能仿真测试.....	8
4.3.1 整点报时模块电路图.....	8
4.3.2 仿真结果.....	9
4.3.3 元器件清单.....	9
4.4 定时闹钟模块性能仿真测试.....	9
4.4.1 定时闹钟模块电路图.....	9
4.4.2 仿真结果.....	9
4.4.3 元器件清单.....	10
4.5 数字电子钟电路性能仿真测试.....	10
4.5.1 整体电路图.....	10
4.5.2 仿真结果.....	10
5 设计总结	11
6 心得体会	11
7 参考文献	12

1 设计目的、任务及要求

设计目的：

- (1) 掌握计数器电路的设计方法；
- (2) 熟悉 74 系列中小规模集成电路的使用方法；
- (3) 掌握层次化、模块化设计方法。

设计内容：

采用层次化、模块化设计方法

- (1) 能够实现小时（24 进制）、分钟和秒钟（60 进制）的计数功能；
- (2) 具有复位功能；
- (3) 功能扩展：具有整点报时提示、定时闹钟等功能(可选)。

设计要求：

- (1) 根据设计任务，设计整体逻辑电路框图；
- (2) 选用 74 系列中小规模集成器件实现电路，并给出元器件清单；
- (3) 通过仿真验证设计结果。

2 方案论证及整体逻辑电路框图

2.1 方案论证

2.1.1 仿真软件选用

课程大作业先前要求使用 Quartus 进行设计，而后放宽限制，对仿真的形式不作限制，可以选用除 Quartus 以外的电路仿真软件。对比 Quartus II、Proteus 和 Multisim，每个软件各有优劣。

Quartus II 是一款 FPGA 设计软件，通过实验课对其的使用可以知道，在 Quartus 上可以进行原理图的设计，分配好管脚，进行编译就可以直接下载到实验板上实现设计的功能。但在大作业中，无法使用实验板，只能通过生成时序图对设计进行验证^[1]，功能实现效果不直观。

Proteus 和 Multisim 是两款主流的电路设计与仿真软件，使用简单。Multisim 包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。而 Proteus 不仅具有其它 EDA 工具软件的仿真功能，还能仿真单片机及外围器件、提供动态交互功能（如按钮和开关等），最重要的一点，是 Proteus 在仿真时实时显示各个引脚高低电平的情况，对于数字电路的设计、验证和排除故障十分有帮助，故大作业使用 Proteus 进行设计和仿真。

2.1.2 内容一：实现小时、分钟和秒钟的计数与显示功能

数字电子钟计时原理是计数器，然后用显示译码器和数码管显示时间。其中分、秒计时都是 60 进制计数器，使用 6 进制计数器和 10 进制计数器级联；小时计时为 24 进制计数器，使用 3 进制计数器和 10 进制计数器级联。

秒计时时钟信号为 1Hz 的脉冲，每记满 60 个脉冲，向分钟计时器进 1。同理，分每记满 60，向小时计数器进 1。当小时显示到 23、分计数到 59 以及秒计数到 59 时，再来 1 个脉冲，小时、分和秒同时清零，重新开始下一个 24 小时循环。

2.1.3 内容二：复位功能

要求是设置一个按钮，按下输入计时清零信号，实现计数器清零功能。计数器清零有两种方式——一种是置零，数据输入端全部接地，将清零信号接在置数端；另一种是清零，直接将清零信号接在清零端。由于进制需要，会占用置数端和清零端其中一个端口，复位按键不能复用，否则会发生电平冲突。


2.1.4 内容三：整点报时

可以通过采集进位的信号或者判断分和秒的时钟都是 00，设计一个蜂鸣器和指示灯，在整点时刻进行提示。

2.1.4 内容四：定时闹钟

设定精准到秒的闹钟并不实用，所以定时闹钟部分只精准到了分，设置了时和分的调整按键，通过数据比较器比较设置的时间和计数器中的时间，时和分相同的那一分钟，蜂鸣器和指示灯都会工作，设置一个开关，可以手动断开电路。

2.2 整体逻辑电路框图



3 单元电路设计

3.1 时钟信号电路设计

计数器需要准确地得到 1Hz 的时钟信号，每隔一秒向上计一个数。可以使用 555 组成原理多谐振荡电路，并根据计算公式准确设置相应电路参数即可得到 1Hz 的时钟信号。[2]




图 3.9.4 多谐振荡器电路图及波形图

周期的计算：

$$t_2 = (R_1 + R_2)C \ln 2 \approx 0.7(R_1 + R_2)C$$
$$t_1 = R_2 C \ln 2 \approx 0.7R_2 C$$
$$T = t_1 + t_2 = (R_1 + 2R_2)C \ln 2 \approx 0.7(R_1 + 2R_2)C$$
$$f = \frac{1}{T} \approx \frac{1.43}{(R_1 + 2R_2)} C$$


74LS160 真值表如图所示。[3]

输 入										输 出			
$\overline{R_0}$	$\overline{LD}$	EP	ET	CP	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3	
0	x	x	x	x	x	x	x	x	0	0	0	0	
1	0	x	x	$\uparrow$	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	
1	1	1	1	$\uparrow$	x	x	x	x	计 数 持 保 持				
1	1	0	x	x	x	x	x	x					
1	1	x	0	x	x	x	x	x					

3.3 二十四进制电路设计


同理，24 进制的计数器也有两种设计方法。这里用一个 3 进制计数器和一个 10 进制计数器级联，芯片选用 74LS160。

计数器需要在计数到 24 的时候清零，所以将十位计数器输出的 Q1 和个位计数器输出的 Q2 通过与非门后接入清零端，十位的计数器计到 0010(2)、十位的计数器计到 0100(4) 时异步清零，数码管不再显示 24，而是显示 23。




3.4 计数器级联电路及显示电路设计

分别将一个二十四进制计数器和两个六十进制计数器级联，组成计时电路。其中，所有计时器的时钟输入都使用标准 1Hz 的时钟信号，以确保计时的准确。进位是通过采集低位的信号，控制高位计数器的使能端实现的。当秒为 59，分计数器使能，再来一个时钟信号，分钟计数器加 1，秒计数器自动清零；当分为 59 且秒为 59，分计数器和小时计数器使能，再来一个时钟信号，小时计数器加 1，分计数器和秒计数器自动清零；当小时为 23、分为 59 且秒为 59，再来一个时钟信号，全部计数器自动清零，实现计时效果。




显示功能使用七段显示译码器 74LS47，将 BCD 码转换成七段显示码。译码器输出的有效电平为低电平，七段数码管选用共阳极数码管。




3.5 复位电路设计

实现复位功能可以将复位按键接在计数器的清零端或置数端，由于在改造 24 进制和 60 进制计数器的时候使用了清零端，所以复位按键只能接在置数端，此外，还需要将四个数据输入端接地。置数端低电平有效，按键另一端接地。



3.6 整点报时电路设计

整点报时电路设计一个蜂鸣器和指示灯，在整点时刻工作，进行提示。是否工作的判断信号可以通过采集于向小时计数器进位的信号或者判断分和秒的时钟是否都是 00。但是，由于前面设计的 60 进制计数器采用异步清零的方式，进位信号的高电平只有一瞬间，无法完成整点报时。所以采用第二种方法，判断分和秒的时钟是否都是 00，这里将分、秒的个位十位计数器的输入分别取或非，再相与，如果为全零则输出高电平，在这一秒内，蜂鸣器响，指示灯亮，实现整点报时功能。




3.7 闹钟电路设计

闹钟功能主要使用数据比较器。

复制一个 24 进制电路和 60 进制电路,将原来的时钟脉冲信号改成手动的脉冲信号,手动设定计数器的数值。再把闹钟计数器的值与时钟的值通过数据比较器进行比较,采集相等输出的信号相与,作为闹钟蜂鸣器和指示灯的工作信号,在小时和分钟分别相等的那一分钟,闹钟会响。即到达定时的时间,闹钟响一分钟,实现定时闹钟的功能。

选用 4 位数值比较器 74LS85, 74LS85 真值表如图所示。^[4]

输 入				输 出		
A_3B_3	A_2B_2	A_1B_1	A_0B_0	$I_{(A<B)}$	$I_{(A=B)}$	$I_{(A>B)}$
$A_3<B_3$	×	×	×	×	×	×
$A_3=B_3$	$A_2<B_2$	×	×	×	×	×
$A_3=B_3$	$A_2=B_2$	$A_1<B_1$	×	×	×	×
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0<B_0$	×	×	×
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_3=B_3$	$A_0=B_0$	0	0	1
$A_3>B_3$	×	×	×	×	×	1
$A_3=B_3$	$A_2>B_2$	×	×	×	×	1
$A_3=B_3$	$A_2=B_2$	$A_1>B_1$	×	×	×	1
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0>B_0$	×	×	1
$A_3>B_3$	×	×	×	×	×	1




4 电路性能仿真测试

4.1 计时模块性能仿真测试

4.1.1 计时模块电路图

计时模块由 6 个 74LS160 模十加法计数器芯片、6 个 74LS47 显示译码器芯片、6 个数码管以及门电路组成。模块电路图如图所示。



4.1.2 仿真结果

电路从 00:00:00 开始计时，当秒为 59，分计数器使能，再来一个时钟信号，分钟计数器加 1，秒计数器自动清零；当分为 59 且秒为 59，分计数器和小时计数器使能，再来一个时钟信号，小时计数器加 1，分计数器和秒计数器自动清零；当小时为 23、分为 59 且秒为 59，再来一个时钟信号，全部计数器自动清零，实现计时效果。


4.1.3 元器件清单

元件型号	功能	数量
74LS160 加法计数器	脉冲计数	6
74LS47 显示译码器	将 BCD 码转换为七段显示码	6
数码管	显示时间	6
74LS00 二与非门	与非门	3
74LS08 三与门	与门	1
74LS21 四与门	与门	2

4.2 复位模块性能仿真测试

4.2.1 复位模块电路图

复位模块由一个按键连接组成。模块电路图如图所示。



4.2.2 仿真结果

按键按下后，全部计数器清零，全部数码管显示零，然后松开恢复计时计数。（由于是同步置数，按键需要按到下一个脉冲到达）


4.2.3 元器件清单

元件型号	功能	数量
按键	复位	1

4.3 整点报时模块性能仿真测试

4.3.1 整点报时模块电路图

整点报时模块由门电路、蜂鸣器和 LED 组成。模块电路图如图所示。



4.3.2 仿真结果

电路从 00:00:00 开始计时，当分为 59 且秒为 59，分计数器和小时计数器使能，再来一个时钟信号，小时计数器加 1，分计数器和秒计数器自动清零。此时分为 00 且秒为 00，在这一秒内，蜂鸣器响，指示灯亮，实现整点报时功能。


4.3.3 元器件清单

元件型号	功能	数量
74HC4078 八或非门	或非门	2
74LS08 二与门	与门	1
蜂鸣器	提示整点	1
LED	提示整点	1

4.4 定时闹钟模块性能仿真测试

4.4.1 定时闹钟模块电路图

定时闹钟模块由 4 个 74LS160 模十加法计数器芯片、4 个 74LS47 显示译码器芯片、4 个数码管、4 个 74LS85 数据比较器以及门电路、按键、电阻、蜂鸣器、开关和 LED 组成。模块电路图如图所示。



4.4.2 仿真结果

电路从 00:00:00 开始计时，通过按键设定闹钟时间（时和分），当计时器的时和分与闹钟的时和分相等的这一分钟，蜂鸣器响，指示灯亮，实现定时闹钟功能。


4.4.3 元器件清单

元件型号	功能	数量
74LS160 加法计数器	脉冲计数	4
74LS47 显示译码器	将 BCD 码转换为七段显示码	4
数码管	显示时间	4
74LS85 数据比较器	比较计时器和闹钟的时间	4
74LS00 二与非门	与非门	2
74LS21 四与门	与门	1
74LS08 二与门	与门	1
蜂鸣器	提示闹钟	1
LED	提示闹钟	1
按键	提供手动脉冲信号	2
1K 电阻	提供手动脉冲信号	2

4.5 数字电子钟电路性能仿真测试

4.5.1 整体电路图

整体电路由上述四个模块组成。



4.5.2 仿真结果

能够实现小时、分钟和秒的计数功能；具有复位功能；具有整点报时提示和定时闹钟功能。完美实现要求的所有功能。

5 设计总结

设计的数字电子钟完美实现设计要求的所有功能。数字电子钟设计成功实现了小时、分钟和秒钟的计数与显示功能，具备复位、整点报时以及定时闹钟功能，功能完整。

本设计采用层次化、模块化的设计方法，将数字电子钟划分为时钟信号、六十进制计数、二十四进制计数、译码显示、复位、整点报时和闹钟多个模块，各模块分工明确，逻辑清晰，便于设计、调试和维护。通过 Proteus 软件进行仿真测试，各模块性能良好，电路能够正常工作，计时准确，各项功能实现效果符合预期。


设计的数字电子钟与实际的时钟相比，还缺少时钟信号源和时间的校准功能。目前设计的数字电子钟是依靠仿真软件的模拟时钟信号工作的，还需要使用 555 定时器设计多谐振荡电路输出 1Hz 的时钟信号；目前的数字电子钟只有复位功能，如果用于实际使用，无法随时手动校准时间，不实用，而计数器的使能端受进位信号的控制，导致无法手动脉冲，需要进一步修改计数器的计数方式，必要时可以使用可逆计数器 74LS192。

6 心得体会


作为期末大作业，这次数字电子钟的设计几乎贯穿了整个学期的数电知识体系，从计数器原理到集成芯片应用，从模块化设计到仿真调试，每一个环节都像是课堂所学的一次立体复盘，让我对数字电路的理解从理论层面真正落地到了实践场景。

课堂上学习 74LS160 计数器等器件时，只停留在引脚功能和真值表的记忆层面，但当需要用它们搭建计数模块时，才发现必须吃透“异步清零”、“同步置数”等概念的实际应用场景。设计复位电路时就发现了问题，当复位按键接在置数端时，虽然能够实现清零功能，但会出现超过 60 的计数情况，是由于置数端和清零端的复用导致电平冲突；后来尝试用电阻隔开，但又出现了无法清零的问题。

1、能清零，但超过 60 且电平黄色显示表示冲突



2、用电阻隔开，无法清零



仿真软件的选择和使用也给了我重要启示。一开始尝试用 Quartus 进行 FPGA 设计，但由于无法结合实验板验证，时序图分析显得抽象晦涩。在使用 Multisim 软件时，发现计数器不计数，查询发现是芯片的引脚都需要按照真值表进行连接，否则会出现错误，这在一定程度上增加了电路设计的复杂度和工作量，而 Proteus 软件在这方面相对灵活，但也需要注意引脚的正确连接。转向 Proteus 后，其动态交互功能给我带来了颠覆性体验，我能实时看到数码管显示变化、按键触发的电平跳变。但同时也遇到了软件特性带来的挑战，在做 60 进制仿真的时候，理论上是计数到 0110 才清零，仿真时到 0100 就清零了，我的猜测是 0011 到 0100 时中间两位有相当短的一段时间都是 1。在网上借鉴大佬的做法，把软件封装的与非门换成 74LS00，就能实现预期效果。这种理论与仿真不符的情况倒逼我去深究，反而加深了对数字电路时序特性的理解。这让我意识到，仿真软件不仅是验证工具，更是发现问题、推动深入学习的媒介。

模块化设计的实践让我对系统思维有了具象认知。将电子钟拆解为时钟信号、计数、显示、复位等模块后，每个模块的设计目标明确，但在级联时又需要考虑进位信号的同步、清零端的复用冲突等全局问题。比如整点报时模块，最初想通过秒进位信号触发，但发现异步清零的进位脉冲太短暂，后来改用分和秒全零的逻辑判断，这就需要跨模块采集计数器输出信号，这种局部功能服从整体逻辑的设计思路，与实验要求的层次化设计理念形成了呼应。

当然，过程中也暴露了不少知识盲区。比如数码管不亮的问题，追根溯源是没分清共阳极与共阴极的驱动逻辑；复位电路的电平冲突，本质是对计数器置数端和清零端的电气特性理解不深。

这次大作业更像是一场数电知识的“实战演练”，它不仅检验了我对计数器、译码器、定时器等核心器件的应用能力，更让我体会到数字电路设计中“理论正确性”与“工程可行性”的差距。从最初对着电路图无从下手，到最后看着仿真界面上时分秒精准跳转、整点报时应声而起、闹钟功能按时触发，这种从无到有的创造力，正是将一个学期的知识转化为能力的最佳证明。它让我明白，数电的魅力不仅在于逻辑门的精妙组合，更在于用这些基础元件搭建出服务于生活的实用系统——而这，或许就是电子技术最本质的价值。

7 参考文献

- [1] quartus 使用教程：波形仿真-CSDN 博客
https://blog.csdn.net/weixin_44337883/article/details/121000193
- [2] 使用 NE555 制作多谐振荡器_555 定时器构成的多谐振荡器电路图-CSDN 博客
https://blog.csdn.net/weixin_58120495/article/details/135567844
- [3] 芯片 74ls160 十进制计数器引脚图及功能_真值表_设计进制计数器方法 - 华强商城
https://www.hqbuy.com/dzq/wzxqy_24189132.html
- [4] 二进制数值比较器原理与 74LS85 比较器的应用-CSDN 博客
https://blog.csdn.net/qq_45766606/article/details/129339549