

实验三 集成计数器的应用

一、实验目的

- 1、加深理解时序逻辑电路的工作原理。
- 2、掌握集成计数器的应用及功能测试方法。

二、实验仪器

- 1、直流稳压电源；2、数字电路实验箱；3、芯片（74LS90、74LS00 若干片）；4、连接导线若干。

三、实验内容及要求

- 1、按照图 1 所示电路接线。






图 1 实验电路一

- 2、验证电路功能。
- 3、完成实验报告。



使用 Multisim 进行仿真，发现数码管从 00 到 44 计数。

四、实验过程说明



电路功能：45 进制计数。

1、芯片功能说明

74LS90 可以通过不同的连接方式实现模 2、模 5、模 10 计数功能，1 号引脚为二进制计数时钟的时钟输入 A，14 号引脚为五进制计数时钟的时钟输入 B。二进制计数时，时钟信号接 CPA，输出从 QA 取；五进制计数时，时钟信号接 CPB，输出 QB, QC, QD；十进制计数时外部时钟接 CPA。QA 连接到 CPB（级联内部 $\div 2$ 和 $\div 5$ 计数器）。输出 Q3 Q2 Q1 Q0 构成 8421 BCD 码（0~9）

MR1 和 MR2 同时为高电平时，计数器清零；MS1 和 MS2 同时为高电平时，计数器强制输出 9。

2、电路功能分析

两个芯片均采用十进制计数的连接方式，第一个芯片的 CPA 接外部时钟信号，两个芯片一开始都按十进制的方式计数。

与非门一组输入接入了芯片 1 的 QA 和 QC，输出取反后接入两个芯片的其中一个置零引脚，另一个置零引脚接入了芯片 2 的 QC。目的是使芯片 1 的 QA 和 QC 为高电平且芯片 2 的 QC 为高电平时（计数到 45 时），两个芯片都强制置零。由于是异步触发，此时数码管显示为 00，而不显示 45。

五、思考题

1、设计过程中遇到过哪些问题？是如何解决的？

①计数器没有显示。

解决方案：查询引脚图，发现三块芯片都没有接电源、接地。

②数码管显示的数字是乱码。

解决方案：是因为接线的时候顺序接反，导致显示的是乱码，所以更改顺序后就显示正确了。

无论是什么芯片，都要接电源和接地；要仔细看清楚实验图的连接顺序，要弄明白实验图的原理，方便查找问题的所在。


2、总结计数器的用法。

计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时还兼有分频功能，它是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器主要有 SR 触发器、T 触发器、D 触发器及 JK 触发器等。

计数器的种类很多。按构成计数器中各触发器是否使用同一个脉冲源，可分为同步计数器和异步计数器；按计数进制不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数的增减趋势不同，可分为加法计数器、减法计数器和可异计数器（加/减计数器）；按预置和清除方式来分，可分为并行预置、直接预置、异步清除和同步清除等方式；按权码来分，可分为“8421”码，“5421”码、余“3”码等计数器；按集成度，可分为单、双位计数器等。

六、加分题

- 1、用两片 74LS90 配合与非门电路设计一个 24 进制的计数器，要求：用 2 个数码管显示计数值，计数值从 00 显示至 23。
- 2、按照所设计电路接线完成功能验证。



电路功能：24 进制计数。

电路设计分析：


两个芯片均采用十进制计数的连接方式，第一个芯片的 CPA 接外部时钟信号，两个芯片一开始都按十进制的方式计数。

因为要实现 24 进制计数，计数器计数到 24 时，十位和个位需要同时清零。而计到 24 时，芯片 2 的 QB=1 (QD QC QB QA = 0010)，芯片 1 的 QC=1 (QD QC QB QA = 0100)，分别将这两个信号连接到两个芯片的清零端 R0(1)和 R0(2)，从而构成一个二十四计数器。

此时，芯片 1 的 QC 为高电平且芯片 2 的 QB 为高电平时（计数到 24 时），两个芯片都强制置零。由于是异步触发，此时数码管显示为 00，而不显示 24。

附录：

1、74LS90 的管脚图



2、真值表

真值表：

Reset Inputs复位输入				输出			
R0(1)	R0(2)	R9(1)	R9(2)	QD	QC	QB	QA
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
X	L	X	L	COUNT			
L	X	L	X				
L	X	X	L				
X	L	L	X				

3、用法

将输出 QA 和输入 CKB（即图 1 的 CP2）连接，构成了 8421BCD 码计数器。
计数顺序如下表所示。

Count	输出			
	QD	QC	QB	QA
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H