

实验五 组合逻辑电路的设计(基于 DE2 板)

一、实验目的

1. 加深理解组合逻辑电路的工作原理。
2. 掌握组合逻辑电路的设计方法。
3. 掌握组合逻辑电路的功能测试方法。

二、实验平台

安装有 Quartus II 13.1 软件的 PC 机、DE2 板

三、实验任务及要求

1. 设计要求（第 2 题必做，第 1 题选做）

（1）设计一个五路输入呼叫显示电路，5 个开关（Switch）分别模拟用户的输入信号（Switch=1 为无呼叫，Switch=0 为有呼叫），用户优先权按用户编号依次递减，即 1 号的优先权最高，5 号最低。一次只有 1 个用户呼叫时，七段数码管对应显示其对应的十进制编码数字；无用户呼叫时数码管不显示；若同时有几个用户呼叫时，则显示优先权最高的用户对应的编码。要求用你所学过的中规模集成芯片、集成门电路芯片完成设计。

（2）要求用两片加法器芯片 74283 配合适当的门电路完成两个 BCD8421 码的加法运算。（输入 2 个以 BCD8421 码表示的十进制数，输出其以 BCD8421 码表示的和，并用数码管显示出来。例如：输入 5、4，数码管显示 09；输入 8、9，数码管显示 17）（请注意：两数的和的结果及修正方法如表所示。）

两位 8421 码相加的结果（和）			修正方法
十进制	二进制计算结果	正确结果（8421 码）	
0	0000	0000	无需修正
1	0001	0001	
2	0010	0010	
3	0011	0011	
4	0100	0100	
5	0101	0101	
6	0110	0110	
7	0111	0111	
8	1000	1000	
9	1001	1001	

两位 8421 码相加的结果（和）			修正方法
十进制	二进制计算结果	正确结果（8421 码）	
10	1010	00010000	+6 进行修正
11	1011	00010001	
12	1100	00010010	
13	1101	00010011	
14	1110	00010100	
15	1111	00010101	
16	10000	00010110	
17	10001	00010111	
18	10010	00011000	


2. 实验内容

- (1) 按要求在 DE2 实验板上完成设计电路的输入、调试。
- (2) 验证其功能是否正确。

四、预习要求


1. 复习组合逻辑电路的分析与设计方法的有关内容；
2. 按实验任务要求设计电路，画出完整的逻辑电路图；
3. 查询实验所用芯片的引脚图，画出其功能管脚图。

① 优先编码器 74LS148




② BCD-7 段数码管译码器 74LS47

SN74LS47, SN74LS48 . . . D OR N PACKAGE
(TOP VIEW)



③ 4 位二进制全加器 74LS283



五、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计过程）

第 1 题（选做）：

1、选用器件逻辑功能：

优先编码器 74LS148

74LS148 为优先编码器，有效电平为低电平。其中 $I_0 - I_7$ 为输入信号， A_2 、 A_1 、 A_0 为 3 位二进制编码输出信号。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。输入 I_7 优先级最高，其余依次为： I_6 ， I_5 ， I_4 ， I_3 ， I_2 ， I_1 ， I_0 。

当使能输入 $EI=0$ 时，允许编码，在 $I_0 \sim I_7$ 输入中，。当使能输入 $EI=1$ 时，所有输出端群被封锁在高电平。

BCD-7 段数码管译码器 74LS47

74LS47 是 BCD-7 段数码管译码器驱动器，用于将 BCD 码解码，输出低电平驱动的显示码，用以推动共阳极 7 段 LED 数码管显示相应的数字。

BI： 灭灯输入，是为控制多位数码显示的灭灯所设置的。当 $BI=0$ 时，不论 LT 和输入 D 、 C 、 B 、 A 为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。

LT： 试灯输入。当 $LT=0$ 时，无论输入 D 、 C 、 B 、 A 为何种状态，译码器输出均为低电平，七段数码管将全亮，显示 8。

RBI： 灭零输入。它是为使不希望显示的 0 熄灭而设定的。当 $RBI=0$ 且 $D=C=B=A=0$ 时，使译码器输出全为高电平，将 0 熄灭。

RBO： 灭零输出。它和灭灯输入 BI 配合使用，可以实现多位数码显示的灭零控制。

2、电路设计过程

真值表：

优先用户	$\bar{I}_7$	$\bar{I}_6$	$\bar{I}_5$	$\bar{I}_4$	$\bar{I}_3$	$\bar{I}_2$	$\bar{I}_1$	$\bar{I}_0$
S1	1	0	×	×	×	×	×	×
S2	1	1	0	×	×	×	×	×

S3	1	1	1	0	×	×	×	×
S4	1	1	1	1	0	×	×	×
S5	1	1	1	1	1	0	×	×

$S1=\bar{I}6$, $S2=\bar{I}5$, $S3=\bar{I}4$, $S4=\bar{I}3$, $S5=\bar{I}2$, $\bar{I}7=\bar{I}1=\bar{I}0=1$

优先编码器：开关 S1 接 I6，开关 S2 接 I5，开关 S3 接 I4，开关 S4 接 I3，
开关 S5 接 I2，I7、I1、I0 接高电平，EN 接低电平。

优先用户	$\bar{A}2$	$\bar{A}1$	$\bar{A}0$	BI	D	C	B	A	显示数字
S1	0	0	1	1	0	0	0	1	1
S2	0	1	0	1	0	0	1	0	2
S3	0	1	1	1	0	0	1	1	3
S4	1	0	0	1	0	1	0	0	4
S5	1	0	1	1	0	1	0	1	5
无输入	0	0	0	0	/	/	/	/	灭灯

$D=0$, $C=\bar{A}2$, $B=\bar{A}1$, $A=\bar{A}0$, 用卡诺图化简 $BI = A2 + A1 + A0 = \bar{A}2 \cdot \bar{A}1 \cdot \bar{A}0$ 。

译码器：D 接地，C 接 $\bar{A}2$ ，B 接 $\bar{A}1$ ，A 接 $\bar{A}0$ 。输出分别接数码管的七个管脚。LT、RB 接高电平， $\bar{A}2$ 、 $\bar{A}1$ 、 $\bar{A}0$ 使用与非门接入 BI。

第 2 题：

1、选用器件逻辑功能：

BCD-7 段数码管译码器 74LS47

见第 1 题

4 位二进制全加器 74LS283

74LS283 是 4 位二进制超前进位全加器。A4 - A1 和 B4 - B1 是两个运算 4 位二进制数的输入端， $\Sigma 4-\Sigma 1$ 和输出端，C0 进位输入端，C4 进位输出端。

2、电路设计过程

两个 BCD8421 码的加法运算通过 4 位二进制超前进位全加器完成，但是超过 9 的数需要使用第二片 4 位二进制超前进位全加器+6 修正，然后使用译码器和数码管显示。


C4	S4	S3	S2	S1	十进制数	是否修正 Ci
0	0	0	0	0	0	0
0	0	0	0	1	1	0
...	...	...	...	...	...	...
0	1	0	1	0	10	1
0	1	0	1	1	11	1
0	1	1	0	0	12	1
0	1	1	0	1	13	1
0	1	1	1	0	14	1
0	1	1	1	1	15	1
1	0	0	0	0	16	1
1	0	0	0	1	17	1
1	0	0	1	0	18	1

$C_i = C_4 + S_1 \cdot S_3 + S_2 \cdot S_3$ 。


$C_i=1$ 时，得数为 10~18，十位的译码器的 $A=C_i$ 。 $C_i=1$ 时，第二片全加器+6 (0110)_B 修正, $C_i=0$ 时，第二片全加器+0 (0000)_B，故第二片全加器的 $B_2=B_3=C_i$, $B_1=B_4=0$ 。

六、实验电路（画出完整的逻辑电路图）

第 1 题



第2题



七、思考题

1. 设计过程中遇到过哪些问题？是如何解决的？

第一次使用 Quartus 和 DE2 板,对软件和硬件不太熟悉,没有注意引脚顺序,导致在分配管脚界面按顺序分配管脚时,实际上分配了错误的管脚,无法实现预期的效果。通过仔细检查原理图,发现了问题,并一一对照着引脚表重新分配,最终实现预期的效果。

2. 通过此次组合逻辑电路实验,相比上次设计,对组合逻辑电路的设计是否有更清楚的认识?若没有,请分析原因;若有,请说明在哪些方面更加清楚。

设计前首先要对芯片要有一个清晰的认识,查询引脚表、功能表和真值表,了解芯片的功能,注意芯片是否为低电平有效。

逻辑表达式的化简对于逻辑电路的设计非常重要。设计逻辑表达式尽量化简到最简,使实验设计方案尽量最简。若设计的电子产品用于现实生产则最简的设计方案使用的材料最少,生产成本也就最低,设计才有现实意义。