

实验六 时序逻辑电路的设计(基于 DE2 板)

一、实验目的

1. 加深理解时序逻辑电路的工作原理。
2. 掌握时序逻辑电路的设计方法。
3. 掌握时序逻辑电路的功能测试方法。

二、实验平台

安装有 Quartus II 13.1 软件的 PC 机、DE2 板

三、实验任务及要求

1. 设计要求（2 题任选 1 题，鼓励 2 题全做。）

（1）篮球 24s 违例计时器

篮球比赛中，进攻一方取得球权后双方开始比赛，若 24 秒到，该进攻一方仍然没有投球时，需要交换发球权。本实验要求设计一个 24 秒违例计时器（倒计时方式），显示倒计时时间，当计时 24 秒时间到时，一个指示灯亮，持续点亮 5 秒后灭。

要求电路设置一个启动按键，当该按键按下时，数码管显示 24 秒，当按键释放后，电路开始运行，期间任何时候按下按键，数码管又重新显示 24 秒。

（2）彩灯控制器

并排有 10 盏灯（编号为 0-9），设计一个彩灯控制器，使奇数号灯分别依次点亮，然后偶数号灯分别依次点亮，如此循环，每盏灯点亮间隔时间约为 1s。

要求电路设置一个启动按键，当该按键按下时，所有灯灭，当按键释放后，电路开始运行，灯按照上述规律变换。

2. 实验内容

- （1）按要求在 DE2 板上完成设计电路的输入、调试。
- （2）验证其功能是否正确。


四、实验设计说明（详细说明电路的设计过程）

第 1 题：

1、选用器件


分频器 74LS292

74LS292 为可编程分频器，能进行 2 的次方分频。E D C B A 为 5 位二进制输入，CLK 为时钟输入，Q 为时钟输出。



同步十进制可逆计数器 74LS192

74LS192 是十进制同步加减法计数器，它可以实现二进制加法和减法操作，输出结果采用 BCD 码表示。LDN 为置数控制端，D B C A 为置数端，QD QC QB QA 为输出端。当 LDN=0 时，QD QC QB QA=D B C A。DN 和 UP 分别为加法和减法的时钟输入端。CON 是进位输出，BON 是借位输出。




BCD-7 段数码管译码器 74LS47 见实验五

2、设计过程

(1) 时钟分频

DE2 板提供 50MHz 的时钟脉冲信号，24 秒倒计时需要计数器每秒自减，以实现倒计时的功能，所以需要将 50MHz 分频到 1Hz。74LS292 能进行 2 的次方分频，对 50MHz 进行 2 的 24 次方分频，得到约为 2.98Hz 的脉冲信号。再接入一个三进制的计数器，将 3Hz 的脉冲信号转换成 1Hz 的脉冲信号。



(2) 倒计时计数器

①复位

要求电路设置一个启动按键，当该按键按下时，数码管显示 24 秒，当按键释放后，电路开始运行，期间任何时候按下按键，数码管又重新显示 24 秒，所以将该按键设置为计数器的置数控制端，按下按键后，计数器分别置数 2、4、5。

②减法计数

24 秒倒计时：将 1Hz 的脉冲信号接入个位计数器的减法计数输入端 DN，每隔 1 秒，计数器减 1。十位计数器的减法计数输入端接个位减法计数器的借位输出端 BON，个位减法计数器从 0 变 9 时，BON 从 0 变 1，十位计数器的减法计数输入端获得上升沿，减 1。

5 秒倒计时：将 1Hz 的脉冲信号接入 5 秒计数器的减法计数输入端 DN，每隔 1 秒，计数器减 1。

③译码显示

使用译码器 7447 对 74192 的输出进行译码，使数码管能显示对应数字。

(3) 时钟信号控制

在 24 秒倒计时的过程中，5 秒倒计时停止；同样，在 5 秒倒计时的过程中，24 秒倒计时停止，并保持为 0。需要控制输入两个计数器的时钟信号，避免同时倒计时的情况。

24 秒倒计时的条件：个位和十位的借位输出端非有效电平。

$$\text{CLK1} = \text{CLK} \cdot (\text{BON1} + \text{BON2})$$

5 秒倒计时的条件：个位和十位的借位输出端为有效电平且 5 秒计数器的借位输出端非有效电平。

$$\text{CLK2} = \text{CLK} \cdot \overline{\text{BON1} + \text{BON2}} \cdot \text{BON3}$$

(4) 信号灯控制

信号灯亮的条件：个位和十位的借位输出端非有效电平且 5 秒计数器的借位输出端非有效电平（与 5 秒计数器的条件相同）


第 2 题:

1、选用器件

分频器 74LS292 与 同步十进制可逆计数器 74LS192 见第 1 题

二-十进制译码 74LS42


二-十进制译码器也称 BCD 译码器，它的功能是将输入的一位 BCD 码译成 10 个高、低电平输出信号，因此也叫 4 线-10 线译码器。



2、设计过程

(1) 时钟分频

DE2 板提供 50MHz 的时钟脉冲信号，要求 LED 灯间隔 1s 切换，所以需要 将 50MHz 分频到 1Hz。74LS292 能进行 2 的次方分频，对 50MHz 进行 2 的 24 次方分频，得到约为 2.98Hz 的脉冲信号。再接入一个三进制的计数器，将 3Hz 的脉冲信号转换成 1Hz 的脉冲信号。



(2) 加法计数器

①加法计数

74LS192 为十进制计数器，按 0-1-2-3-4-5-6-7-8-9-0 的顺序循环，输出端 DBCA 为 8421 码。

②译码亮灯

使用译码器 74LS42 对 74LS192 的输出进行译码，将输入的一位 BCD

码对应的数字译成对应管脚的低电平，其它管脚为高电平。LED 灯高电平点亮，74LS42 的输出信号需要经过非门与 LED 灯连接。

要求奇数号灯分别依次点亮，然后偶数号灯分别依次点亮。译码器输出对应的管脚按 LED 灯实际点亮顺序连接，即管脚从上到下依次为 1-3-5-7-9-0-2-4-6-8。

③复位

要求电路设置一个启动按键，当该按键按下时，所有灯灭，当按键释放后，电路开始运行。

将该按键作为加法计数器的置数控制端，按下后，计数器置数为 0。此时，计数器的输出为 0，74LS42 译码器会将 00N 管脚置为低电平，1 号灯将会点亮。按键按下为低电平，为了使按键按下时 1 号灯不亮，需要进行处理。


列出真值表

key	$\overline{O_0}$	灯
0	0	0
0	1	不存在
1	0	1
1	1	0


所以 $L1 = key \oplus \overline{O_0}$ ，使将 00N 管的电平和按键的电平用异或门处理，使得按键高电平、管脚低电平时，1 号灯点亮。

五、实现电路（画出完整的逻辑电路图）

第 1 题



第 2 题



六、思考题

1. 设计过程中遇到过哪些问题？是如何解决的？

在分频设计的过程中，之前只知道使用计数器进行分频的方法，但是对于 50MHz 这样的高频信号降到 1Hz 略显无力。在网络查询了很多方法，都是使用 Verilog 代码输出 1Hz 的和用代码新建一个功能模块，都不太适用于本次实验，所以一直困扰于分频和芯片选型。在误打误撞中找到一款分频器 74292，能够实现 2 的 32 次方-1 次分频。

但是在查询芯片手册时，打开 TI 的网站，TI 显示芯片推荐的使用频率为 0-30MHz，50MHz 超过了最大值。我再往下看使用手册，发现芯片能容忍的最大值为 50MHz，能够在本实验使用。

因为是 2 的次方分频， $50M \div 2^{25} = 1.49011612$ ， $50M \div 2^{26} = 0.74505806$ ，无法直接得到 1Hz 的脉冲，又发现 $50M \div 2^{24} = 2.98023224$ ， $2.98 \div 3 = 0.99\dot{3}$ ，非常接近 1Hz，成功得到 1Hz 的脉冲信号。（个人自创）

2. 通过此次时序逻辑电路实验，你有哪些收获？

首先就是学习到如何较为准确地分频得到所需的时钟信号。然后就是对计数器的设计和使用更加熟悉。也熟悉了 Quartus 软件的使用。最后就是设计中最重要写的逻辑表达式。通过这次实验，我对上面的内容都更加熟悉了。