
PROYECTO 1

MIPS Segmentado



Índice

Unidad de control	
Unidad de anticipación	4
Unidad de detención	
MIPS Segmentado	
Banco de pruebas	
Rendimiento	10
Gestión del trabajo	
Conclusiones	12

Unidad de control

Unidad de Anticipación

```
Corto A Mem <= '1' when RegWrite MEM = '1' and RW MEM = Reg Rs EX
                   else '0';
Corto B Mem <= '1' when RegWrite MEM = '1' and RW MEM = Reg Rt EX
                   else '0';
Corto_A_WB <= '1' when RegWrite_WB = '1' and RW_WB
                                                      = Reg Rs EX
                   else '0';
Corto B WB
           <= '1' when RegWrite WB = '1' and RW WB = Reg Rt EX
                   else '0';
-- Corto A
MUX ctrl A <= "01" when Corto A Mem = '1' else
             "10" when Corto A WB = '1' else "00";
-- Corto B
MUX ctrl B <= "01" when Corto B Mem = '1' else
              "10" when Corto B WB = '1' else "00";
Ruta: ~/UA.vhd
Rango de líneas: 34-44
```

La red de anticipación esta cableada de tal manera que al llegar un par de instrucciones de tipo productor consumidor en etapa de ejecución o memoria se pueda anticipar, permitiendo así a la instrucción consumidora obtener el dato que necesita para operar.




Figura 1: UA

En este primer ejemplo, la primera instrucción "add" genera un resultado que será anticipado en el siguiente ciclo de reloj para la etapa de ejecución del siguiente "add" permitiendo así ahorrar 2 ciclos de reloj evitando parar la CPU.

add r1 r2 r2	F	D	E	M	W	
add r3 r1 r2		F	D	E	М	W

En este segundo ejemplo, la primera instrucción "add" anticipa el resultado a la siguiente instrucción "add" con la que tiene 1 instrucción de separación. Así, al anticipar desde escritura en banco de registros a ejecución permite que la segunda instrucción "add" no se detenga en "deco".

add r1 r2 r2	F	D	E	M	W		
nop		F	D	E	M	W	
add r3 r1 r2			F	D	Е	M	W

Unidad de detención

La unidad de detención se encarga de controlar 3 tipos de eventos:

- Riesgo estructural, gestionado por la señal: "parar_EX_FP" que detiene el sistema en el momento en que se está utilizando el sumador de racionales.
- Riesgos de datos, detectado mediante la señal: "Parar_ID", esta señal es la encargada de hacer esperar a aquellas instrucciones cuyo valor de registro todavía no se encuentre debidamente actualizado.
- Riesgo de control, gestionado por: "Kill_IF", responsable de eliminar la instrucción saliente de MI (Memoria de instrucciones) si el salto no ha sido tomado.




Figura 2: UD

Mips Segmentado

UD - Etapa IF

En esta etapa, se realiza parada si y solo si las señales de "Parar_ID" o "Parar_EX_FP" están activas a 1 y se elimina la instrucción que se va a escribir en IR si el salto no ha sido tomado.

UD – Etapa ID

En esta fase, se modifican las salidas de las señales de control de escritura y/o lectura en BR y MemD para no mandar una acción incorrecta.

```
Unidad det: UD port map (Reg Rs ID => Reg Rs ID,
 RegWrite Mem => RegWrite Mem, RW Mem => RW Mem,
 IR_op_code => IR_op_code, PCSrc => PCSrc,
 FP add EX => FP add EX, FP_done => FP_done,
 RegWrite FP EX => RegWrite FP EX, RW FP EX => RW FP EX,
 RegWrite_FP_MEM => RegWrite_FP_MEM, RW FP MEM => RW FP MEM,
 Kill IF => Kill IF, Parar ID => Parar ID,
 Parar EX FP => Parar EX FP);
RegWrite FP ID <= '0' when Parar ID = '1' or Parar EX FP = '1'
                   else RegWrite FP;
RegWrite ID <= '0' when Parar ID = '1' or Parar_EX_FP = '1'
                   else RegWrite;
FP add ID <= '0' when Parar ID = '1' or Parar EX FP = '1'
                   else FP add;
MemWrite ID <= '0' when Parar ID = '1' or Parar EX FP = '1'
                   else MemWrite;
MemRead_ID <= '0' when Parar_ID = '1' or Parar_EX_FP = '1'</pre>
                   else MemRead;
```

UD – Etapa EX

En esta etapa se mantiene a 0 la entrada del load si y solo si se ha detectado un riego estructural.

```
load_EX_FP <= '0' when Parar_EX_FP = '1' else '1';
```

Contadores

```
component counter is
  Port (clk : in STD LOGIC;
       reset : in STD_LOGIC;
       count enable : in STD LOGIC;
       load : in STD LOGIC;
       D_in : in STD_LOGIC_VECTOR (7 downto 0);
       Count : out STD_LOGIC_VECTOR (7 downto 0));
end component;
KIF
       <= '1' when Kill_IF = '1' and parar_ID = '0' and
             parar EX FP = '0' else '0';
       <= '1' when parar_ID = '1' and parar_EX_FP = '0' else '0';</pre>
       <= '1' when parar_EX_FP = '1' else '0';
PEFP
count_paradas: counter port map (clk => clk, reset => reset,
 count_enable => KIF, load => '0', D_in => "00000000",
 count => paradas control);
count datos: counter port map (clk => clk, reset => reset,
 count_enable => PID, load => '0', D in => "00000000",
  count => paradas datos);
count fp: counter port map (clk => clk, reset => reset,
 count enable => PEFP, load => '0', D in => "00000000",
 count => paradas fp);
```

Banco de Pruebas

Para comprobar el correcto funcionamiento del procesador, se ha creado un banco de pruebas en el que se han probado cado uno de las posibles paradas y anticipaciones, además de algún que otro caso para comprobar el riesgo estructural y la parada de control.

Anticipacion EX/	MEM	Anticipacion ME	M/WB		parar_id
inst1	inst2	inst1	inst2	inst1	inst2
add <mark>rd</mark> rs rt	add rd rs rt	add rd rs rt	add rd rs rt	lw rt inm rs	add rd rs rt
add <mark>rd</mark> rs rt	lw rt inm rs	add rd rs rt	lw rt inm rs	lw rt inm rs	lw rt inm rs
add <mark>rd</mark> rs rt	sw rt inm rs	add rd rs rt	sw rt inm rs	lw rt inm rs	sw rt inm rs
add rd rs rt	beq rs rt inm	add rd rs rt	beq rs rt inm	lw rt inm rs	beq rs rt inm
add rd rs rt	addfp rd rs rt	add rd rs rt	addfp rd rs rt	lw rt inm rs	addfp rd rs rt
add rd rs rt	lwfp rt inm rs	add rd rs rt	lwfp rt inm rs	lw rt inm rs	lwfp rt inm rs
add <mark>rd</mark> rs rt	swfp rt inm rs	add rd rs rt	swfp rt inm rs	lw rt inm rs	swfp rt inm rs
		Anticipacion ME	M/WB	addfp rd rs rt	addfp rd rs rt
		inst1	inst2	addfp rd rs rt	lwfp rt inm rs
		lw rt inm rs	add rd rs rt	addfp rd rs rt	swfp rt inm rs
		lw rt inm rs	lw rt inm rs	lwfp rt inm rs	addfp rd rs rt
		lw rt inm rs	sw rt inm rs	lwfp rt inm rs	lwfp rt inm rs
		lw rt inm rs	beq rs rt inm	lwfp rt inm rs	swfp rt inm rs
		lw rt inm rs	addfp rd rs rt		
		lw rt inm rs	lwfp rt inm rs		
		lw rt inm rs	swfp rt inm rs		

Figura 3: Tabla de pruebas

Tras ejecutar el fichero de pruebas, se ha podido comprobar como se han ido detectando y ejecutando los distintos eventos programados, en la UA y la UD.




Figura 4: Anticipación en rs y rt

En la figura de la parte superior se muestra el valor que toman los muxes A y B (01) colocados para la anticipación de operandos.

El código que provoca esa anticipación es:

```
add r5 r1 r2;
add r7 r5;
```




Figura 5: UD en acción

En la figura 5, se pueden observar los 3 tipos de eventos que están programados en la UD.

Parar EX FP

Este se encuentra identificado por el número 1 en la imagen. Como se puede observar en la simulación se ve como detiene a la CPU durante 5 ciclos cada vez que se realiza una operación addfp.

Parar ID

Identificado mediante el número 2 en la ilustración se puede ver como este aparece más de una vez. En concreto, el causante de esta parada señala es el siguiente par de instrucciones:

```
lw r5 #8 r0;
sw r7 #4 r5;
```

Kill_IF

Representado por los números 3.1 y 3.2 en la imagen se puede ver cómo tras una ejecución de "addfp" que detiene la CPU durante 5 ciclos (ver 3.1), la señal "Kill_IF" ha saltado, pero esta no es contada hasta que no se resuelve en 3.2 donde además se puede apreciar como borra la operación "sw" que iba a continuación.

Esta ejecución es debida a este trio de instrucciones ensamblador:

```
addfp r7 r5; -- causante del parar_ex_fp
beq r1 #1; -- causante del kill_if
sw r7 #4 r5; -- eliminada por el kill_if
```

Rendimiento

Para el cálculo del rendimiento entre el MIPS con anticipación de operandos vs el MIPS sin anticipación, se ha decidido utilizar el propio código del banco de pruebas. Tras haber realizado la ejecución del programa para ambas versiones han salido los siguientes resultados:

MIPS con anticipación: 829574ps | 80 ciclos Mips sin anticipación: 19884751ps | 202 ciclos

Speed Up = (Núm. ciclos con anticipación) / (Núm. Ciclos sin anticipación) = 0.39

Tras ver este resultado podemos decir que la unidad de anticipación es un 61% más rápida que la que no tiene unidad de anticipación. Esto se debe principalmente a que esta permite a la CPU seguir ejecutándose, evitando así paradas innecesarias.

Gestión del trabajo

Fecha	Tiempo	Autor/es	Tarea
; ؟	; ؟	Javier Pizarro	Lectura del enunciado
; ؟	3-4h	Héctor Toral	Lectura del enunciado y del código para ver
			cómo está estructurado y conectado por dentro
; ؟	1h	Javier Pizarro,	UC
		Héctor Toral	
15/04/22	30m	Héctor Toral	UA
17/04/22	2h	Héctor Toral	UD
18/04/22	2h	Héctor Toral	UA <- debug
19/04/22	2h	Javier Pizarro,	UA <- debug, UD<- debug
		Héctor Toral	
21/04/22	2h	Javier Pizarro,	UD <-debug
		Héctor Toral	
24/04/22	4h	Javier Pizarro,	UD-Mips_Segmentado <- debug
		Héctor Toral	
25/05/22	5h	Javier Pizarro,	Memoria + UD
		Héctor Toral	
26/05/22	7h	Héctor Toral	UD-Mips_Segmentado <- debug + testing
27/05/22	7h	Héctor Toral	UD-Mips_Segmentado <- debug + testing
28/05/22	3h	Javier Pizarro,	Memoria
		Héctor Toral	
29/05/22	7h	Hector Toral	Javier Pizarro

Conclusiones y autoevaluación

Como conclusión del trabajo realizado, hemos podido plasmar en la práctica aquellos conceptos que se nos contaron en clase de teoría pudiendo implementar una unidad de anticipación, y una unidad de detención. A su vez, tras largas sesiones de revisar errores que iban apareciendo durante la implementación de la unidad de detención, han ido surgiendo nuevas ideas sobre como implementar alguna de las partes, ampliando así nuestra capacidad para poder encarar un repertorio nuevo de problemas.

Además de todo esto, hemos podido aprender cómo realizar bancos de pruebas para comprobar el correcto funcionamiento del código mediante técnicas como el "smoke testing", pruebas que verifican la funcionalidad básica de una aplicación de forma rápida, estas pruebas al final fueron unificadas en un único fichero que ha sido el entregado

Por último, hemos aprendido que la gestión del tiempo es importante y que contabilizar el tiempo es más importante de lo que parece, para futuros proyectos se tendrá más presente.

Como conclusión y autoevaluación, creemos que el trabajo realizado ha sido bastante bueno.