

## 计算机组成原理判断题汇总

1. 存储单元是存放一个二进制信息的存贮元。
2. 计算机辅助设计简称 CAD。
3. 集中式总线控制中，定时查询方式的响应速度最快。 独立请求
4. 主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。
5. 时序电路用来产生各种时序信号，以保证整个计算机协调地工作。
6. 采用下址字段法控制微程序执行顺序的微程序控制器中，一定要有微程序计数器。
7. 主存储器中采用双译码结构的主要目的是提高存取速度。
8. 集中式总线控制中，定时查询方式下，各设备的优先级是固定不变的。
9. 引入虚拟存储系统的目的是提高存储速度。
10. DMA 方式进行外设与主机交换信息时，不需要向主机发出中断请求。
11. CPU 以外的设备都称外部设备。
12. 第三代计算机所用的基本器件是晶体管。 中小规模集成电路
13. 奇偶校验可以纠正代码中出现的错误。
14. 用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。
15. CPU 访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。 由存储器的带宽, 字长和存储周期决定的
16. 触发器是一种时序电路，它是构成时序逻辑电路的基础。
17. 组合逻辑电路的特点是它的输出状态仅与当时的输入状态有关，而与过去的输入状态无关。
18. 译码器是一种组合逻辑电路，而计数器是一种时序逻辑电路。
19. 移位寄存器除了能把存在其中的数据一位一位地向左或向右移动外，还可用它来判断最左边的位是 0 还是 1。
20. 环形计数器不是用来计数的，而是用于发出顺序控制信号的。
21. J-K 触发器是组成计数器的理想记忆元件。
22. 计数器除了能对输入脉冲进行计数，还能作为分频器用。
23. PLA 中的“与”阵列和“或”阵列都是可编程的。
24. 在 PAL 中，“与”阵列是可编程的，而“或”阵列是固定连接的。
25. PROM 的“与”阵列是不可编程的，“或”阵列是可编程的。
26. 在数字计算机中所以采用二进制是因为二进制的运算最简单。
27. 在所有的进位计数制中，整数部分最低位的权都是 1。
28. 某 R 进位计数制，其左边一位的权是其相邻的右边一位的权的 R 倍。
29. 计算机表示的数发生溢出的根本原因是计算机的字长有限。
30. 表示定点数时，若要求数值 0 在计算机中唯一地表示为全 0，应采用补码。
31. 浮点数的取值范围由阶码的位数决定，而精度由尾数的位数决定。
32. CRC 校验码的生成和检验大多采用软件实现。
33. 若浮点数的尾数用补码表示，那么规格化的浮点数是指尾数数值位的最高位是 0(正数)或是 1(负数)。
34. 在实际应用中，奇偶校验多采用奇校验，这是因为奇校验中不存在全“0”代码，在某些场合下更便于判别。
35. 显示图形时要经过复杂的数学计算，因此占用的时间要比位图图像的时间长。
36. 计算机的主存是由 RAM 和 ROM 两种半导体存储器组成的。
37. CPU 可以直接访问主存，而不能直接访问辅存。

38. 外（辅）存比主存的存储容量大、存取速度快。
39. 动态 RAM 和静态 RAM 都是易失性半导体存储器。
40. Cache 的功能全部由硬件实现。
41. 引入虚拟存储器的目的是为了加快辅存的存取速度。
42. 多体交叉存储器主要是为了解决扩充容量的问题。  
多体交叉存储器主要是为了提高存取速度，增加带宽。
43. Cache 和虚拟存储器的存储管理策略都利用了程序的局部性原理。
44. 多级存储体系由 Cache、主存和辅存构成。
45. 在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。  
由操作系统完成。
46. 一个指令周期由若干个机器周期组成。
47. 非访内指令不需从内存中取操作数，也不需将目的操作数存放到内存，因此这类指令的执行不需地址寄存器参与。
48. 组合逻辑控制器比微程序控制器的速度快。
49. 流水线中的相关问题是指在一段程序的相邻指令之间存在某种信赖关系，这种关系影响指令的执行。
50. 微程序控制控制方式与硬布线控制方式相比，最大的优点是提高了指令的执行速度。
51. 微程序控制器中的控制存储器可用 PROM、EPROM 或闪存实现。
52. 指令周期是指人 CPU 从主存取出一条指令开始到执行这条指令完成所需的时间。
53. 控制存储器是用来存放微程序的存储器，它比主存储器速度快。
54. 机器的主频最快，机器的速度就最快。
55. 80X86 的数据传送指令 MOV，不能实现两个内存操作数的传送。
56. 随着半导体集成电路的发展，外部设备在计算机系统硬件的价格中所占的比重将越来越低。
57. 灰度级是指黑白显示器中所显示像素点的亮暗差别，在彩色显示器中则表现为颜色数的不同，灰度级越高，图像层次越逼真清晰。
58. 在计算机处理的图形和图像两种对象中，一般来讲图像的数据量比图形大。
59. 顾名思义，外部设备位于主机箱的外部。
60. 图形比图像更适合表现类似于照片和绘画之类有真实感的画面。
61. 从控制光标原理上讲，三种鼠标器基本相同，都是把鼠标器的移动距离和方向变为脉冲信号送给计算机，计算机再把脉冲信号转换成显示器光标的坐标位置，从而达到指示位置的目的。
62. 感光鼓是激光打印机中电子照相系统的核心，鼓面上涂有一层具有光敏特性的半导体感光材料，通常用硒，故有硒鼓之称。
63. 点阵针式打印机点阵的点越多，打印质量越高。
64. 非击打式打印机速度快、噪声低、打印质量高，但价格较贵。
65. LCD 显示器没有背景光源也能工作。
66. 所有的数据传送方式都必须由 CPU 控制实现。
67. 屏蔽所有的中断源，即为关中断。
68. 一旦中断请求出现，CPU 立即停止当前指令的执行，转去受理中断请求。
69. CPU 响应中断时，暂停运行当前程序，自动转移到中断服务程序。
70. 中断方式一般适合于随机出现的服务。
71. DMA 设备的中断级别比其他外设高，否则可能引起数据丢失。
72. CPU 在响应中断后可立即响应更高优先级的中断请求（不考虑中断优先级的动态分配）。

73. DMA 控制器和 CPU 可同时使用总线。
74. DMA 是主存与外设之间交换数据的方式，也可用于主存与主存之间的数据交换。
75. 为保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作。
76. 组成总线不仅要有传输信息的传输线，还应有实现总线传输控制的器件，即总线缓冲器和总线控制器。
77. 大多数微机总线由地址总线、数据总线和控制总线组成，因此，它们是三总线结构的。
78. 在计算机总线中，地址信息、数据信息和控制信息不能同时出现。
79. 三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”或逻辑“0”、高阻抗三种状态。
80. 计算机使用总线结构的主要优点是便于积木化，同时减少了信息传输线的数目。
81. 任何类型的计算机都包含地址总线、数据总线和控制总线。
82. 地址线的条数反映了微处理器的寻址能力。
83. 地址总线的特点是可双向传输，控制总线的特点是双向传输。
84. USB 全速版的最大传输速率比 USB 高速版大。
85. 码距的定义是指编码系统中任两个合法码之间的最少二进制位数的差异。最小码距
86. 总线的发展与 CPU 的发展休戚相关，CPU 的主频提高后，总线的数据传输如果不随之提高，必将妨碍整机性能的提高。
87. 计算机系统的性能指标中，浮点数运算速度一般作为高速（巨型）计算机的运算速度指标。
88. 统一编址是一种外围设备的寻址方式，将输入输出设备中的控制寄存器、数据寄存器、状态寄存器和内存单元一样看待，将它们和内存单元联合在一起编排地址。
89. 一地址指令只可能是逻辑运算指令。
90. 相同长度的二进制信息来说，浮点数的分辨精度和定点数的分辨精度相同。
91. Cache 和内存的组相联映射方式中，Cache 页号可以直接从内存地址中提取，从而可以快速地在 Cache 空间中定位页面。
92. 微程序是指完成某一个指令的一系列微指令集合。
93. 一个浮点数，当其尾数右移时，要使其值保持不变，则其阶码必须增加。
94. DRAM 存储器主要利用电容电荷存储信息的，因此需要定期补充电荷以保持信息不变，即刷新。
95. 浮点数是否溢出是由阶码是否大于浮点数所能表示的最大正阶来判断。
96. 段页式管理是一种虚拟存储器的管理方式，将存储空间逻辑模块分成段，每段又分成若干页。
97. 微地址是指指令中所占二进制位数比较少的内存地址。
98. 页式管理是一种虚拟存储器的管理方式，把虚拟存储空间和实际存储空间等分成固定容量的页，需要时装入内存，虚拟空间的每页可装入主存中不同的实际页面位置。
99. CPU 能直接访问内存、Cache、磁盘和光盘。
100. CPU 中保存当前正在执行的指令的寄存器为程序计数器 PC。指令寄存器
101. 一个正数的补码和它的原码相同，而与它的反码不同。
102. 8421 码用二进制求和时，当和超过 9 时，需要加 6 进行调整修正。
103. 向量中断的中断服务程序入口地址不是由硬件提供。
104. 任何指令的第一个周期一定是进行取指令。
105. 计算机系统中，计算机系统的指令功能与计算机基本字长无关。
106. 在微程序控制器中，取指微指令的作用是专门用于从存储器中取出机器指令。

107. 在微程序控制器中，每条机器指令对应的微程序段执行完毕后始终都会返回到取指微指令的位置。
108. 传统的冯·诺依曼机器来说，存储程序工作方式是一种控制流驱动方式。
109. 浮点数运算时，结果是否产生溢出是根据尾数运算结果是否溢出进行判定的。
110. Cache 和内存的全相联映射方式中，一个内存页面（块）可映射到 Cache 中任意一个页面（块）的位置。
111. SRAM 存储器的电路是以双稳态触发器为基础，只要不掉电，信息永不会丢失，不需要刷新电路。
112. 段式管理是一种虚拟存储器的管理方式，把虚拟存储空间分成段，段的长度可以任意设定，并可以放大或缩小。
113. 计算机系统中的脉冲信号更多用于定时和触发控制信号。
114. 海明校验实际上是一种多重奇偶校验。
115. Cache 和内存的全相联映射方式中，一个内存页面（块）只能映射到 Cache 中指定的一个页面（块）的位置。（直接映射）
116. 定点数运算时，同号数相加，结果可能会产生溢出。
117. 计算机的基本字长限制了计算机所能计算和存储的数据宽度，但是可以通过软件可以实现多位数据的运算，从而获得更高的精度。
118. 转移指令执行结束后，目标地址可放在任意寄存器中。
119. DMA 方式是直接存储器访问，直接依靠硬件实现主存与外设之间的数据直接传输，传输过程本身不需 CPU 程序干预。
120. 不归零制是指一种磁盘信息记录方式，磁头线圈上始终有电流，正向电流代表 1，反向电流代表 0。
121. 写回法是指 Cache 命中时的一种更新策略，写 Cache 的同时也写入到主存。  
（写回法是指 CPU 在执行写操作时，被写数据只写入 cache，不写入主存。仅当需要替换时，才把已经修改过的 cache 块写回到主存）
122. 计算机硬件的发展，很大程度上依赖于集成电路技术和工艺的发展。
123. 在微程序控制中，一个节拍中所需要的一组微命令，被编成一条微指令。
124. 定点数指小数点在数据表示中的位置是固定不变。
125. 直接内存访问(DMA)方式的数据传输速度很高，传输速率仅受内存访问时间的限制。
126. CPU 的译码器一般用于操作码译码。
127. 在同一个 CPU 周期中，不可以并行执行的微操作叫相容微操作。
128. 内部中断是由 cpu 的某种内部因素引起的，如运算溢出等。
129. 零地址指令的操作数一般隐含在寄存器中。
130. CRC 检验码中，用生成多项式  $G(x)$  代码进行模 2 除得到余数不为零，则表示信息出错，并且不同的余数对应不同的出错位。
131. 总线带宽是总线的数据传输率，指单位时间内总线上传输数据的位数。
132. 虚拟存储器是为了扩大容量，将辅存当作主存使用，所需要的程序和数据由辅助的软件和硬件自动地调入主存，对用户来说，好像机器有一个容量很大的内存。
133. PROM 是可编程的 ROM, 可以被用户进行多次编程。
134. 定点数和浮点数的字长相同时，浮点数的可表示数据范围比定点数大。
135. 总线宽度通常指数据总线的条数。
136. 计算机的性能完全取决于 CPU 的主频。
137. 二地址指令中，操作数据和物理位置可能安排一个寄存器和一个内存单元中。
138. 微地址是指微指令在控制存储器的存储位置。

139. 中断向量是指采用向量化的响应中断方式，将中断服务程序的入口地址及其程序状态字存放在特定的存储区中，这所有的中断服务程序入口地址和状态字在一起，称为中断向量。
140. 同一个 CPU 周期中，不可以并行执行的微操作叫相斥微操作。
141. 外部中断是由主机外部的中断信号引起的，如输入输出设备产生的中断。
142. 计算机的基本字长限制了计算机所能计算和存储的数据宽度，因此，计算机不能计算超过基本字长宽度的数据。
143. 数据校验码的校验位越多，码距越大，编码的检错和纠错能力越强。
144. 微程序控制器是将执行指令所需要的微命令以代码形式编成微指令序列(微程序)，存入一个控制存储器，需要时从该存储器中读取并执行。
145. 计算机系统不能处理模拟信号的数据。
146. EEPROM 是电擦写可编程的 ROM. 能够用电了的方法擦除其中的内容。 加高压
147. 单级中断是指 CPU 在执行中断服务程序的过程中屏蔽了计算机中所有其他中断。
148. 二地址指令中，操作数的物理位置不可能安排在两个内存单元中。
149. 在数据校验编码中，海明校验码一般用于要求快速自动纠错的场合。
150. 一条机器指令对应一个微程序，这个微程序是由若干条微指令构成的。
151. 传统的冯·诺依曼机器来说，存储程序的工作方式，则程序的指令设中，只能是顺序设计。
152. 浮点数运算时，因为浮点数的表示范围大大超过相同字长的定点数所能表示的范围，因此浮点数运算结果不会产生溢出。
153. 调频制是一种磁盘信息记录方式，写 1 电流的变化频率是写 0 电流频率的 2 倍。
154. Cache 与内存的映射过程中，页面的替换算法可以采用 LIFO 和 LRU。
155. 定点数和浮点数的字长相同时，浮点数的精度低，定点数的精度高。
156. 电平信号和脉冲信号是数字计算机中最基本的信号表现形式。
157. 在微程序控制器中，时序信号比较简单，一般采用同步控制。
158. 中断向量是指外设向 CPU 发送中断请求时，由该设备通过输入输出总线主动向 CPU 发送一个识别代码，这个识别代码称为中断向量。
159. 计算机在执行指令时进行的取指令操作是由控制器自动完成的。
160. Cache 和内存的组相连映射方式中，将内存空间分成若干个组，各组之间直接映射，组内各块之间用全相连映射。（组间采用直接映射，组内采用全相连映射）
161. 微处理器执行的程序就是微程序。
162. 码距的定义是指码系统中任何两个合法码之间的最少二进制数位的差异。
163. 计算机硬件系统中，基本字长是指参与一次定点运算的操作数位数。
164. 计算机中有些指定的执行过程中，第一个周期可以不是取指周期。
165. 向量中断是由硬件形成中断程序的入口地址。
166. 按写分配是指 cache 不命中时的一种更新策略，写操作时把对应的数据块从主存调入 cache。
167. 机器语言编写的程序代码具有运算速度快的优点，但是其程序代码直接依赖于计算机硬件指令系统，因此机器语言程序代码的可移植性差。
168. 计算机系统中，基本字长与计算机的计算精度无关。
169. 非向量中断的中断服务程序入口地址由硬件提供。
170. 浮点数的尾数采用向左规格化，即尾数每左移一位，阶码增加 1，直至规格化完成。
171. 计算机程序可以在硬盘上直接被 CPU 执行。
172. 二地址指令中，操作数据的物理位置可能安排在两个寄存器中。
173. 直接内存访问(DMA)方式需要更多的硬件，适用于内存和高速外设之间大批交换数据的



场合。

174. 数字信号是一种在时间或空间上断断续续变化的信号。
175. 指令的寻址方式中，除了立即寻址和寄存器寻址外，其他的寻址方式的操作数都在内存单元。
176. 计算机系统中，CPU 访问硬盘上的数据时时通过总线地址码来寻址的。
177. 计算机中的地址是指给主存储器不同的存储位置制定的一个二进制编号。
178. 计算机中的地址是指存储单元的有序编号。
179. 计算机的基本字长限制了计算机所能计算和存储的数据宽度，但是可以通过软件可以实现多位数据的运算，从而获得更高的精度。
180. 浮点数的取值范围取决于阶码的位数，浮点数的精度取决于尾数的位数。
181. 在微程序控制中，一个节拍中所需的一组微命令，被编成一条微指令。
182. DMA 方式既然可以用于高速外设的信息传递，也就能取代中断方式。
183. 动态随机访问存储器是利用电容电荷存储信息。
184. 计算机硬件能够直接识别和执行汇编语言程序代码。
185. 微地址是指微指令在控制存储器中的存储地址。
186. 相同长度的二进制信息来说，浮点数的表示范围比定点数的表示范围大。
187. CPU 中保存当前正在执行的指令的寄存器为指令寄存器。
188. PROM 是可编程的 ROM，可以被用户编程一次。
189. 在规格化浮点表示中，保持其他方面不变，只是将阶码部分由移码表示改为补码表示，则会使该浮点表示的数据表示范围增大。 不变
190. 计算机系统的外存储器的容量与系统的地址总线的位数息息相关。
191. 机器语言编写的程序具有运行速度快，移植性好的优点。
192. DMA 控制器通过中断向 CPU 发 DMA 请求信号。
193. 同一个 CPU 周期中，不可以并行执行的微操作叫相容微操作。
194. 采用向左规格化（简称左规），即尾数每左移一位，阶码减少 1，走到规格化完成。
195. 单独编址是一种外围设备的寻址方式，采用与门的控制信号进行输入输出操作，内存的地址空间和输入输出设备的地址空间是分开的。
196. 在校验码中，奇偶校验码具有纠错能力。