Sayısal Sistemler Laboratuvarı

Ardışık Lojik Devreler2-H12DM1

Dr. Meriç Çetin

versiyon281120


Deney föyü

T. C

PAMUKKALE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ

ELEKTRÍK - ELEKTRONÍK MŰHENDÍSLÍĞÍ BÖLÜMÜ

LOJİK DEVRELER LABORATUVARI DENEY KILAVUZU




Hazırlayanlar:

Doç. Dr. Mustafa TEMİZ

Doc. Dr. Rafig SAMEDOV

Deney 18

D tipi Flip-Flop




D tipi F-F şekil ve yapı olarak R-S F-F'a çok benzemektedir. Tek farkı R-S girişleri arasına bir invertör bağlanmasıdır. S girişi D girişi olarak kabul edilir. Bu sayede R-S F-F'a S=1, R=0 ve S=0, R=1 uygulanabilir. Bu durumda R-S F-F'u S girişini takip eder. CLK tetiklemeli bir D F-F'unda girişe "lojik 0" uygulandığında tetikleme anında F-F "lojik 0"ı örnekleyerek çıkışında "lojik 0"ı verir. "Lojik 1" uygulanırsa yine tetikleme anında "lojik 1" örneklenir ve Q=1 olur. D tipi F-F'ta Q(t+1), D girişini izler ve Q(t)'den bağımsızdır. Genel olarak CLK girişine uygulanan zamanlama işaretinin algılanmasına göre Kenar Tetiklemeli (Edge-Sensitive) ve Seviye Tetiklemeli (Level Sensitive) F-F olmak üzere iki guruba ayrılır. Seviye Tetiklemeli F-F' lar genellikle LATCH olarak adlandırılır. Bu iki gurubu birbirinden ayırmak için Kenar Tetiklemeli F-F'un CLK girişine > işareti konur. D tipi F-F-'lar ayrıca Preset (Önkurma) ve Clear (Silme) olmak üzere iki ayrı girişe sahiptir. Bu iki giriş D F-F'unun girişlerinden bağımsız olarak F-F durumunu asenkron olarak etkiler.

1. Matematik modeli

$$D=Q(t+1)$$


2. Lojik sembolü



3. Doğruluk tablosu

INPUTS		OUTPUTS	
CLK	D	Q	\overline{Q}
L	L	Değişme yok	
		Q	Q
L	Н	Değişme yok	
		Q	Q
Н	L	L	Ĥ
Н	H	Н	L

4. Prensip şeması



5. Mevcut D tipi F-F'ların IC paket şeklinde görünümleri

