

Índice

Índice	1
1. Abstract	2
2. Introducción	3
3. Técnicas y tecnologías	4
3.1. Introducción a los satélites GPS	4
3.2. Portadoras	7
3.3. Binary Phase Shift Keying (BPSK)	8
3.4. Codificación	11
3.4.1. Código Coarse Acquisition	12
3.4.2. Código Precise	13
3.5. Tecnologías	18
3.5.1. Hardware	18
3.5.1.1. Field-Programmable Gate Array	18
3.5.1.2. Generador vectorial de señales RF	19
3.5.2. Software	20
3.5.2.1. VeeCad	20
3.5.2.2. VHDL	21
3.5.2.3. Python	21
3.5.2.4. Matlab	22
3.5.2.5. Xilinx ISE 14.7	22
3.5.2.6. LTSpice	23
3.5.2.7. GitHub	23
4. Proyecto	25
5. Conclusiones	26
6. Bibliografía	27

1. Abstract

2. Introducción

En el presente capítulo se realizará una introducción al proyecto de desarrollo de un simulador de señales GPS basado en el estándar IS-GPS-200. Se describirán los objetivos que motivaron su realización, el entorno institucional donde se llevó a cabo, la justificación técnica y estratégica de la solución propuesta, la tecnología FPGA empleada, la metodología de diseño y validación, así como los principales servicios y aplicaciones que el simulador brindará. Además, se presentará un breve estado del arte de los simuladores GPS y la organización de los capítulos que componen este trabajo.

El objetivo principal de este proyecto es diseñar, desarrollar y construir un simulador de señales GPS capaz de reproducir con fidelidad el funcionamiento de la constelación satelital, para ser utilizado por CITEDEF (Instituto de Investigaciones Científicas y Técnicas para la Defensa) como herramienta fundamental en la validación y prueba de receptores GPS en entornos de alta dinámica (misiles, cohetes, satélites y municiones de cañón).

El sistema desarrollado tiene como propósito principal la generación precisa de señales GPS simuladas, cumpliendo con los requisitos del estándar IS-GPS-200. En este contexto, una de sus funcionalidades fundamentales consiste en la síntesis de tramas GPS con los códigos C/A (Coarse/Acquisition) y P (Precise), ambos en su versión no encriptada. Esta capacidad permite recrear con fidelidad las señales transmitidas por los satélites del sistema GPS, brindando una base sólida para el análisis y prueba de receptores. El diseño del sistema también contempla la capacidad de introducir condiciones de interferencia o pérdida de señal de forma controlada, simulando entornos hostiles o degradados. Esto permite estudiar el comportamiento de los algoritmos de adquisición y seguimiento de señal en situaciones críticas, así como evaluar la robustez del receptor ante fallos o bloqueos parciales del canal. Por último, uno de los objetivos clave del proyecto es facilitar la evaluación comparativa entre distintos receptores GPS, tanto comerciales como prototipos desarrollados internamente. Para ello, el sistema permite la configuración flexible de escenarios de prueba

repetibles, posibilitando la verificación funcional, el análisis de sensibilidad y la validación de desempeño en condiciones que serían complejas o costosas de reproducir en el entorno real.

Para la validación de un receptor GPS en laboratorio es esencial contar con un simulador de constelación satelital que interactúe directamente con el receptor mediante cable coaxial, entregando posiciones satelitales fijas o dinámicas seleccionadas por el operador. Esta configuración elimina variables no deseadas, como multicamino de RF o variaciones de nivel de potencia en la señal de entrada, y permite ensayar los algoritmos de tracking y adquisición bajo condiciones controladas. En la actualidad, empresas como Keysight, Tektronix y Rohde & Schwarz ofrecen simuladores de alta gama para uso civil en banda L1 (código C/A) y, bajo estricta autorización, para código P(Y) en bandas L1 y L2. Sin embargo, el alto costo y la complejidad de estos equipos dificultan su acceso para laboratorios nacionales. Por ello, en la División Comunicaciones y Telemetría de CITEDEF se emprendió el desarrollo de un simulador propio, adaptado a nuestras posibilidades y focalizado en escenarios de alta dinámica.

Las limitaciones de los receptores GPS civiles (banda L1 1575.42 MHz con pseudocódigo C/A) incluyen restricciones de velocidad (512 m/s), altura (18 km) y aceleración (6 G): al superar cualquiera de estos umbrales, los receptores comerciales dejan de indicar posición y altitud. Estas medidas buscan evitar su uso en misiles u otros sistemas hostiles. El principal desafío radica en que el código C/A almacenado en el receptor no tiene la capacidad de trackear desviaciones de frecuencia superiores a ± 6 kHz, generadas por el efecto Doppler en condiciones de alta dinámica. Para eliminar estas restricciones, es necesario rediseñar tanto el simulador como el receptor, de manera que permitan ensayar y optimizar algoritmos de tracking capaces de seguir los cambios de frecuencia y código provocados por aceleraciones y velocidades extremas.

El proyecto se desarrolló íntegramente en CITEDEF, organismo dependiente del Ministerio de Defensa de la Nación Argentina, con sede central en Villa Martelli, provincia de Buenos Aires, y un banco de ensayos en Villa María, Córdoba. CITEDEF cuenta con aproximadamente 400 empleados

organizados en gerencias y departamentos especializados. El trabajo se realizó específicamente en la División Comunicaciones y Telemetría. La estrecha colaboración con investigadores y técnicos permitió contar con recursos de laboratorio, equipamiento de RF, y acceso a herramientas de síntesis y simulación profesional.

El desarrollo del presente sistema contribuye significativamente al fortalecimiento de las capacidades institucionales del CITEDEF en el campo de las tecnologías de navegación satelital y geolocalización, áreas estratégicas para la autonomía tecnológica nacional. La implementación de una solución propia permite reducir de manera sustancial la dependencia de equipamiento comercial importado, que no solo representa un costo económico elevado, sino que además suele estar sujeto a restricciones regulatorias y de exportación impuestas por organismos como el Department of Defense (DoD) y el Department of Commerce (DoC) de los Estados Unidos. Al superar estas limitaciones mediante el diseño e implementación de herramientas propias, CITEDEF adquiere la capacidad de operar y validar sistemas de navegación en escenarios personalizados y sin condicionamientos externos, sentando las bases para el desarrollo de plataformas robustas, adaptables y alineadas con los requisitos específicos de defensa y soberanía tecnológica.



La parte digital del simulador se diseñó en varias etapas:

1. ****Generación de códigos en entorno controlado****: Se implementaron los generadores de código C/A y P en Python, lo que permitió un ambiente controlado con menor cantidad de variables y facilitó la verificación de la secuencia de chips y la tasa de 1.023 Mchips/s (C/A) y 10.23 Mchips/s (P).

2. ****Verificación y validación inicial****: Los códigos generados en Python fueron comparados con patrones de referencia y visualizados en simuladores de señal para asegurar su fidelidad.

3. ****Programación en FPGA****: Se llevó la lógica verificada a la plataforma Mojo V3, con FPGA Spartan-6 (XC6SLX9), utilizando VHDL y el entorno Xilinx ISE 14.7. Se diseñaron bloques modulares para generar las secuencias de chips, la trama de datos a 50 bps y la modulación BPSK de la portadora L1.

4. ****Validación en hardware****: Las salidas de la FPGA fueron conectadas a un circuito de adaptación de nivel eléctrico y a un transceptor de RF para generar señales reales de prueba. Se realizaron mediciones de espectro y seguimiento de portadora para verificar el ancho de banda, la potencia y la precisión temporal.

5. ****Implementación de escenarios de alta dinámica****: Se programaron perfiles de Doppler correspondientes a aceleraciones de hasta 10 km/s^2 y velocidades de hasta 1000 m/s, superando los límites civiles, y se validó que los códigos generados mantuvieran coherencia de fase y sincronización.

El simulador ofrecerá las siguientes funcionalidades:

- * Generación de señales GPS con códigos C/A y P.
- * Modulación BPSK de la portadora L1.
- * Control y programación de perfiles de altitud, velocidad y aceleración.
- * Inserción de escenarios de interferencia o pérdida de señal.
- * Interfaz de usuario para configuración y monitoreo en tiempo real.
- * Salida coaxial compatible con receptores GPS estándar de pruebas de laboratorio.

Con estas capacidades, el simulador permitirá a CITEDEF:

- * Validar receptores GPS desarrollados internamente en condiciones extremas.

- * Diseñar y probar sistemas de interferencia para proteger infraestructuras críticas.

- * Reducir costos al reemplazar temporales de uso de equipos comerciales.

En la literatura se encuentran simuladores tanto comerciales (Keysight, Rohde & Schwarz) como de código abierto (sistemas basados en GNU Radio) que emulan señales GNSS en escenarios nominales. Sin embargo, pocos sistemas brindan control exhaustivo de dinámica alta ni integración con FPGA para procesamiento en tiempo real. El simulador aquí presentado contribuye a la innovación al combinar:

- * **Flexibilidad FPGA**: reconfiguración dinámica de funciones y paralelismo de hardware.

- * **Implementación fiel de IS-GPS-200**: generación simultánea de códigos y datos.

- * **Escenarios de alta dinámica**: perfiles de Doppler extremos.

- * **Costos reducidos**: hardware asequible y herramientas de diseño de acceso libre.

Este documento se estructura en cinco capítulos:

- * **Capítulo 1: Introducción** (presente capítulo).

- * **Capítulo 2: Técnicas y tecnologías utilizadas**, donde se describirán con detalle los estándares GPS, las características de la FPGA y los entornos de desarrollo.

- * **Capítulo 3: Desarrollo del simulador de señales GPS**, incluyendo diagramas en bloques, diseño VHDL y perfiles de prueba.

* **Capítulo 4: Selección de equipos, aspectos económicos, operación y mantenimiento**, con criterios de adquisición y planificación de pruebas.

* **Capítulo 5: Conclusiones y futuras líneas de trabajo**, analizando el desempeño del simulador y proponiendo mejoras y extensiones.

Con esta estructura, se abordan de manera progresiva todos los aspectos técnicos, metodológicos y estratégicos del simulador GPS, sentando las bases para futuras investigaciones y aplicaciones en el ámbito de la defensa y la geolocalización.

3. Técnicas y tecnologías

En el siguiente capítulo se proporcionará una introducción a los satélites GPS, detallando su funcionamiento y analizando los códigos asociados, así como el reloj empleado en su sistema. Además, se mencionarán las herramientas tecnológicas utilizadas en el desarrollo del proyecto, tanto a nivel de hardware como de software.

3.1. Introducción a los satélites GPS

El Sistema de Posicionamiento Global (GPS, por sus siglas en inglés) es un sistema de radionavegación satelital desarrollado por el Departamento de Defensa de los Estados Unidos, originalmente concebido para aplicaciones de posicionamiento militar. Sin embargo, como consecuencia de su implementación y desarrollo, su uso ha sido extendido también al ámbito civil, permitiendo su integración en una amplia variedad de aplicaciones y disciplinas.

Entre los campos en los que la tecnología GPS ha demostrado ser especialmente útil se encuentran la navegación, la topografía y la integración con los Sistemas de Información Geográfica (SIG). Estos usos han permitido optimizar procesos, mejorar la precisión en la recolección de datos espaciales y facilitar el análisis territorial en múltiples sectores.

El GPS es un sistema tecnológicamente complejo que permite determinar posiciones con un amplio rango de precisión, el cual puede variar desde aproximadamente 300 metros hasta apenas unos pocos milímetros. Esta variabilidad depende fundamentalmente del tipo de equipo utilizado y de los procedimientos de observación y procesamiento que se apliquen. En términos generales, una mayor precisión está asociada a costos más elevados y a métodos más complejos tanto en la recolección de datos como en su posterior análisis.

Este sistema se compone de tres segmentos principales: el segmento espacial, el segmento de control y el segmento de usuarios.




Figura X: Segmentos de GPS.

Segmento espacial

El segmento espacial está conformado por una constelación de satélites que orbitan la Tierra a una altitud aproximada de 20.180 km. Estos satélites están distribuidos en seis planos orbitales, lo que garantiza que al menos cuatro satélites sean visibles desde cualquier punto del planeta en todo momento. A mayo de 2025, la constelación GPS cuenta con 31 satélites operativos, excluyendo los satélites de reserva o en pruebas [1]. Cada satélite está equipado con relojes atómicos de alta precisión y sistemas de transmisión que emiten señales de navegación hacia la Tierra. Estas señales incluyen información sobre la posición y el estado del satélite, así como datos temporales esenciales para el cálculo de posiciones por parte de los receptores GPS.

Segmento de Control

El segmento de control es responsable de la operación y mantenimiento de la constelación de satélites. Está compuesto por una red de estaciones de monitoreo distribuidas globalmente, incluyendo una estación maestra ubicada en Colorado Springs, EE. UU. Estas estaciones rastrean los satélites, verifican su funcionamiento y calculan sus órbitas. La información recopilada se utiliza para

generar las efemérides transmitidas por los satélites, que son esenciales para que los receptores determinen su posición con precisión. En caso de que un satélite presente fallas, el segmento de control puede marcarlo como "no saludable" y tomar medidas correctivas. Durante este período, se recomienda a los usuarios no utilizar dicho satélite para cálculos de posicionamiento hasta que su estado vuelva a ser "saludable".

Segmento de Usuarios

El segmento de usuarios incluye todos los receptores GPS utilizados para determinar posiciones geográficas. Estos receptores varían desde dispositivos portátiles simples hasta sistemas integrados en vehículos y equipos especializados para aplicaciones científicas y de ingeniería. Los componentes básicos de un receptor GPS incluyen:

- Una antena para recibir las señales de los satélites.
- Un módulo de radiofrecuencia (RF) que procesa las señales recibidas.
- Un microprocesador que interpreta las señales y calcula la posición.
- Una unidad de control y visualización (CDU) para la interacción con el usuario.
- Un dispositivo de almacenamiento para registrar datos.
- Una fuente de alimentación.

Estos componentes pueden estar integrados en una sola unidad o distribuidos en módulos separados, dependiendo del diseño y la aplicación específica del receptor.

Cada satélite del sistema GPS transmite de manera continua una señal que contiene una gran cantidad de información. Según el tipo de posicionamiento que se desee realizar y el nivel de precisión requerido, el usuario puede necesitar únicamente una parte del contenido incluido en dicha señal. De manera análoga, la capacidad de un receptor GPS también puede limitarse al uso de solo una porción de la información disponible, dependiendo de sus características técnicas

y del propósito de su aplicación. Por ello, es fundamental la comprensión de tanto la estructura como la utilidad de las señales GPS, ya que esto permite optimizar el uso del sistema según sus necesidades específicas.

Las señales transmitidas por los satélites incluyen diversos componentes, entre los que se destacan:

- Las frecuencias portadoras o f_c (del inglés, carrier frequencies), que sirven como base para la modulación de los datos de navegación.
- El código C/A (del inglés, Coarse Acquisition code), utilizado principalmente en aplicaciones civiles y disponible en la frecuencia L1.
- El código P (del inglés, Precise code), destinado a aplicaciones militares o de alta precisión, y transmitido en las frecuencias L1 y L2.
- El mensaje de navegación, que contiene información esencial sobre la órbita del satélite (efemérides), el estado del sistema, y otros parámetros necesarios para el cálculo preciso de la posición.

A continuación, se describen en detalle estos componentes fundamentales de la señal GPS, con el fin de ofrecer una comprensión clara de su estructura y funcionalidad en el proceso de posicionamiento.

3.2. Portadoras

Las señales emitidas por los satélites del sistema GPS se transmiten de forma continua en dos frecuencias portadoras principales: **1575,42 MHz**, conocida como **L1**, y **1227,60 MHz**, conocida como **L2**. Estas señales portadoras constituyen la base física sobre la cual se modulan los códigos y la información de navegación, y juegan un papel crucial en las técnicas de posicionamiento de alta precisión, como el posicionamiento relativo o diferencial.

Dado que las ondas de radio se propagan a través del espacio a la velocidad de la luz, es posible calcular la longitud de onda asociada a cada una de estas frecuencias utilizando la expresión:

$$\lambda = \frac{c}{f_c}$$

donde:

- λ representa la longitud de onda, es decir, la distancia física correspondiente a un ciclo completo de la señal (medida en metros).
- c es la velocidad de la luz en el vacío, cuyo valor aproximado es 3×10^8 m/s.
- f_c es la frecuencia de la señal portadora, expresada en hercios (Hz), que equivale al número de ciclos por segundo.

Este cálculo permite determinar que:

- Para la señal L1 (1575,42 MHz), la longitud de onda es de aproximadamente **0,190 metros**.
- Para la señal L2 (1227,60 MHz), la longitud de onda es de aproximadamente **0,244 metros**.

Estas longitudes de onda relativamente cortas permiten realizar mediciones muy precisas de las distancias entre el satélite y el receptor, especialmente cuando se emplean técnicas basadas en la fase de la señal portadora. El análisis de las señales portadoras constituye uno de los pilares fundamentales de los métodos de posicionamiento de precisión, como los utilizados en ingeniería y aplicaciones científicas avanzadas.

Tabla X: Resumen bandas L1 y L2.

Portadora	Frecuencia (f)	Longitud de onda (λ)	Código
L1	1575,42 MHz	0,190 m	C/A, P , Mensaje
L2	1227,60 MHz	0,244 m	P, Mensaje

3.3. Binary Phase Shift Keying (BPSK)

La modulación BPSK (Binary Phase Shift Keying) es una técnica de modulación digital en la que la información binaria se transmite mediante la variación de la fase de una portadora sinusoidal. Se trata de la forma más simple de modulación por desplazamiento de fase, ya que utiliza únicamente dos fases distintas, separadas entre sí por 180 grados. A cada uno de los dos posibles valores del bit binario '0' y '1' se le asigna una fase específica: por convención, el bit '1' puede representarse mediante una onda portadora con fase 0°, mientras que el bit '0' se asocia a una fase de 180°, lo cual equivale a invertir la polaridad de la señal portadora.

Teniendo en cuenta que la amplitud de una señal PSK es:

$$A = \sqrt{\frac{2E_s}{T_s}}$$

- Donde E_s representa la energía por símbolo. En el caso de la modulación BPSK, como cada símbolo transporta un único bit, la energía por símbolo es igual a la energía por bit, es decir, $E_s = E_b$.

$$E_s = kE_b; \quad k = 1 \rightarrow E_s = E_b$$

- De manera análoga, T_s , que denota la duración del símbolo, coincide con la duración del bit.
- Por su parte, A corresponde a la amplitud de la señal portadora.

El desplazamiento de fase se da en base a la fórmula de una señal modulada en BPSK la cual es la siguiente:

$$s_n(t) = \sqrt{\frac{2E_b}{T_b}} \cos(2\pi f_c t + \pi (1 - n)); n \in \{0, 1\}$$

- Donde f_c es la frecuencia de la portadora. En esta ecuación se puede ver cómo en el caso de una señal BPSK da como resultado dos señales desfasadas 180 grados.

$$s_0(t) = -\sqrt{\frac{2E_b}{T_b}} \cos(2\pi f_c t)$$

$$s_1(t) = \sqrt{\frac{2E_b}{T_b}} \cos(2\pi f_c t)$$

Desde el punto de vista del dominio del tiempo, esta modulación genera una señal continua en la que los saltos de fase entre intervalos de símbolo ocurren únicamente si hay un cambio de bit. En consecuencia, si se transmite una secuencia larga de bits iguales, la portadora mantiene una fase constante, mientras que un cambio de bit implica una inversión instantánea de fase.

Una de las ventajas principales de BPSK radica en su robustez frente al ruido y su relativa simplicidad de implementación. Dado que utiliza solo dos estados de fase, la distancia entre símbolos en el espacio de señales es máxima, lo cual se traduce en una baja probabilidad de error frente a perturbaciones en el canal. Esto la convierte en una opción adecuada para sistemas donde la confiabilidad en la detección de símbolos es prioritaria, como es el caso del canal de navegación GPS, en el cual los códigos se modulan sobre una portadora mediante BPSK. Sin embargo, dicha simplicidad también implica una limitación: BPSK tiene una eficiencia espectral relativamente baja, ya que transmite un solo bit por cada símbolo. A pesar de ello, esta característica se considera aceptable en contextos como los sistemas de posicionamiento satelital, donde la prioridad recae en la integridad de la señal y su resistencia a interferencias, más que en la tasa de transmisión de datos.

Es fundamental destacar la relevancia de que la señal digital que se introduce al proceso de modulación BPSK (Binary Phase Shift Keying) sea de tipo bipolar, es decir, que adopte valores simétricos alrededor de cero, típicamente representados como $+1$ y -1 . Esta condición no es meramente una preferencia de diseño, sino una necesidad técnica que incide directamente en la eficiencia y confiabilidad del sistema de comunicación. En primer lugar, la simetría de la señal bipolar facilita la implementación de algoritmos de detección coherente, ya que las transiciones de fase son consistentes y fácilmente distinguibles, reduciendo la ambigüedad en la interpretación de los datos durante la recepción. Además, en presencia de ruido, una señal bipolar ofrece una mejor relación señal a ruido (SNR) en comparación con una señal unipolar, debido a su mayor separación de energía entre los niveles lógicos en el dominio de la fase. Por el contrario, el uso de señales unipolares, que oscilan entre 0 y un nivel positivo fijo (como 0 y $+1$), introduce una asimetría en la modulación que puede comprometer seriamente la integridad del proceso. Dado que una señal unipolar carece de inversión de fase clara entre niveles lógicos, el modulador no puede asignar de manera natural dos fases opuestas de la portadora, lo que lleva a una representación incompleta o distorsionada del esquema BPSK. Esto no solo dificulta la sincronización del receptor, sino que también incrementa la probabilidad de error en condiciones de canal ruidoso. Asimismo, desde un punto de vista energético, las señales bipolares tienen una distribución espectral más centrada y eficiente, lo que se traduce en una transmisión más limpia y menos susceptible a interferencias externas o distorsiones introducidas por el canal.

En síntesis, BPSK constituye una solución moduladora eficiente y confiable, especialmente adecuada para entornos donde la precisión, la robustez frente al ruido y la simplicidad de demodulación son factores determinantes para el desempeño general del sistema.

3.4. Codificación

La siguiente sección aborda en profundidad los códigos utilizados en el sistema de posicionamiento global (GPS), con especial énfasis en su estructura matemática, mecanismos de generación, parámetros temporales y funciones operativas dentro del proceso de determinación de posiciones.

3.4.1. Código Coarse Acquisition

El código C/A es un código pseudoaleatorio de tipo Gold que se emplea en la señal L1 del GPS para permitir la localización inicial y el rastreo básico de los satélites. Su diseño combina dos registros de desplazamiento lineal (LFSR, Linear Feedback Shift Registers) de longitud diez, cuyos contenidos se mezclan mediante una suma módulo-2 para producir una secuencia de 1023 “chips” (bits) que se repite cada milisegundo a una tasa de 1023000 chips por segundo.

La generación matemática del C/A se basa en dos polinomios de retroalimentación simples. El primer registro, denominado G1, sigue la ley de recurrencia:

$$x_{n+10} = x_n \oplus x_{n+3}$$

Donde cada x_i es el contenido binario de la posición i del registro y \oplus denota la suma módulo-2. El segundo registro, G2, se define mediante:

$$x_{n+10} = x_n \oplus x_{n+9} \oplus x_{n+8} \oplus x_{n+6} \oplus x_{n+3} \oplus x_{n+2}$$

Lo que proporciona una mayor complejidad de secuencia y mejores propiedades de correlación cruzada.

Para cada satélite GPS, se seleccionan dos posiciones distintas dentro de G2, conocidas como “taps” o derivaciones, y se combinan sus salidas mediante un XOR adicional. El resultado de esta combinación se suma luego, módulo-2, con la salida de G1, originando la señal C/A específica de ese satélite (PRN, del inglés,

Pseudo-Random Noise). Así, cada PRN es un código Gold distinto, fruto de la suma de dos secuencias m-secuenciales (máximo período) de longitud 1023, lo que confiere a la señal una excelente capacidad de separación y detección frente a las demás.

Desde el punto de vista espectral, la portadora L1 de 1575,42 MHz se modula en fase (BPSK) por este flujo de chips, de manera que cada transición de bit produce un cambio de fase de 180°. El receptor GPS sincroniza su propio generador interno de C/A con la señal recibida, midiendo el desfase necesario para alinear ambas secuencias; ese desfase, multiplicado por la longitud de onda de la portadora, se traduce directamente en la distancia satélite–receptor con una resolución aproximada de aproximadamente 300 m en un primer instante de adquisición.

El empleo de códigos Gold para el C/A proporciona, además, valores muy bajos de correlación cruzada entre distintos PRN, lo que minimiza la interferencia mutua y facilita que el receptor discriminador rastree simultáneamente múltiples satélites. El fuerte perfil de autocorrelación (pico unitario en cero desfase y casi nulo fuera de él) permite, por su parte, medidas de tiempo de viaje de la señal con errores de pocos nanosegundos, base de las sucesivas refinaciones posicionales mediante técnicas de seguimiento de fase y métodos diferenciales.

En conjunto, la estructura y generación del código C/A, fundamentada en los registros G1 y G2 y su combinación en un Gold code de 1023 chips, constituye el primer y esencial paso en el proceso de posicionamiento GPS, garantizando una robusta separación de señales en un entorno de múltiples emisores.

3.4.2. Código Precise

El código P, abreviatura de Precise, es una secuencia pseudoaleatoria de largo período utilizada en el sistema GPS como parte fundamental de las señales de navegación orientadas a aplicaciones militares y de alta precisión. A diferencia del código C/A, que es de acceso libre y se transmite exclusivamente en la frecuencia L1, el código P se transmite tanto en 1575,42 MHz como en L2 1227,60

MHz, lo que le permite ofrecer capacidades avanzadas de mitigación de errores como la corrección de los efectos de la ionosfera.

El código P se genera a una tasa de 10,23 Mbps (10,23 millones de bits por segundo), es decir, diez veces más rápido que el código C/A. Su característica distintiva más relevante es su longitud: se trata de una secuencia de aproximadamente 37 semanas de duración total, equivalente a $2,35 \times 10^{14}$ chips, antes de repetirse. En la práctica operativa, el código se organiza de forma que cada satélite emite una sección única del código P correspondiente a su identificación PRN, y esa sección cambia cada semana. Así, se garantiza unicidad entre satélites sin necesidad de emplear códigos Gold como en el caso del C/A.

Debido a su gran longitud y tasa de transmisión, el código P ofrece una resolución mucho mayor en la medición del tiempo de propagación de la señal, lo que se traduce en una mayor precisión en la determinación de distancia entre el receptor y el satélite. Por ejemplo, un solo chip del código P equivale a una distancia de aproximadamente 29,3 metros.

La generación del código P se basa en dos registros de desplazamiento lineal (LFSR) de 12 bits, cada uno operando con polinomios de retroalimentación máximos para asegurar secuencias m-secuenciales (máxima longitud). Estos registros son conocidos como X1 y X2 para el generador principal, y están definidos por polinomios primitivos que permiten la generación de secuencias de longitud 4095 ciclos. No obstante, la clave de la generación del código P no reside tanto en la forma algorítmica base como en su organización temporal y segmentación. Para conseguir una secuencia de largo período que abarque una semana entera (604 800 segundos), se concatenan bloques de secuencia de 10,23 millones de chips por segundo. Cada uno de estos bloques se asigna a un satélite determinado con base en una fórmula conocida como el retardo de fase PRN, que permite que cada satélite tenga su propia secuencia "aparentemente única" dentro del mismo flujo base del código.

Resumiendo cada secuencia de código $P_i(t)$ es generada como la suma módulo-2 (XOR bit a bit) de dos patrones extendidos: X1 y X2i, ambos operando a una tasa de 10,23 Mbps. La estructura de generación de estas secuencias está basada en el uso de registros de desplazamiento de 12 etapas, específicamente los

pares X1A/X1B y X2A/X2B, los cuales se configuran para formar patrones controlados y sincronización cíclica.

La secuencia X1 se obtiene a partir de la suma módulo-2 de las salidas de los registros X1A y X1B. Ambos registros son de 12 etapas y generan secuencias de tipo m-secuencia acortadas de forma controlada. En condiciones naturales, una m-secuencia de un registro de 12 etapas tendría una longitud de $2^{12}-1 = 4095$ chips, sin embargo, para inducir una precisión temporal entre las dos secuencias, estas son "short-cycled": es decir, la secuencia de X1A se recorta a 4092 chips, mientras que la de X1B se recorta a 4093 chips. Este desfase intencional produce un retraso acumulativo de un chip por ciclo de X1A, lo cual se utiliza como mecanismo de alineación para sincronizar los registros en el marco temporal de 1,5 segundos.

Los polinomios generadores que definen el comportamiento de cada registro están referidos a la entrada del registro de desplazamiento y son los siguientes:

- Para X1A:

$$x_{n+12} = x_n \oplus x_{n+11} \oplus x_{n+8} \oplus x_{n+6}$$

- Para X1B:

$$x_{n+12} = x_n \oplus x_{n+11} \oplus x_{n+10} \oplus x_{n+9} \oplus x_{n+8} \oplus x_{n+5} \oplus x_{n+2} \oplus x_{n+1}$$

La sincronización de estas secuencias se organiza mediante ciclos de 3750 repeticiones del patrón de X1A, lo cual produce un total de 15345000 chips por período de X1 (3750×4092). Este período de 1,5 segundos define un "época X1" (epoch), y marca un punto de re-sincronización entre ambos registros. Al llegar al final del período, ambos registros son reinicializados con los siguientes vectores de estado:

- X1A: 001001001000

- X1B: 010101010100

Estos vectores representan el contenido binario de cada etapa del registro, ordenado de mayor a menor número de etapas. Según la convención establecida, el valor en la etapa 12 representa la salida actual del generador, y los valores subsiguientes representan las próximas once salidas futuras.

Durante la operación continua, mientras X1A completa 3750 ciclos, X1B completa solo 3749 ciclos ($4093 \times 3749 = 15345657$ chips), lo que deja un exceso de 343 chips que son "esperados" mediante la pausa del registro X1B en su último estado, hasta que X1A complete su ciclo. Esta mecánica garantiza que ambos registros vuelvan a sincronizarse exactamente cada 1,5 segundos en una nueva época de X1.

A diferencia del patrón X1, el conjunto de secuencias X2i se genera mediante una única secuencia base X2, a la cual se le aplican retardos de fase enteros (i) para obtener múltiples versiones únicas. Específicamente, se definen 37 retardos diferentes, uno para cada satélite GPS operativo, permitiendo que cada PRN emita una secuencia P exclusiva.

La secuencia X2 también se obtiene como la suma módulo-2 de dos registros de 12 etapas: X2A y X2B, configurados de manera análoga a X1A/X1B. Las longitudes de ciclo también se acortan: X2A a 4092 chips y X2B a 4093, lo que produce una precisión idéntica a la del sistema X1. Las épocas X2 (epochs X2) también tienen 3750 ciclos, lo cual asegura que ambas arquitecturas (X1 y X2) están sincronizadas para permitir combinaciones XOR con exactitud de chip.

Los polinomios de retroalimentación para X2A y X2B son los siguientes:

- X2A:

$$x_{n+12} = x_n \oplus x_{n+11} \oplus x_{n+10} \oplus x_{n+9} \oplus x_{n+8} \oplus x_{n+7} \oplus x_{n+5} \oplus x_{n+4} \oplus x_{n+3} \oplus x_{n+1}$$

- X2B:

$$x_{n+12} = x_n \oplus x_{n+9} \oplus x_{n+8} \oplus x_{n+4} \oplus x_{n+3} \oplus x_{n+2}$$

Los vectores de inicialización respectivos son:

- X2A: 100100100101
- X2B: 010101010100

Para asegurar la unicidad del código P entre los distintos satélites, se aplican los mencionados retardos de chip al patrón X2 previo a su correspondiente suma con X1, generando así la secuencia $P_i(t) = X1(t) \oplus X2(t - i)$ para el satélite i . Los valores de i varían entre 1 y 37, correspondientes al rango de satélites disponibles, es decir de esta forma se generan 37 secuencias P(t) únicas.

El sistema GPS establece una sincronización semanal en la cual los cuatro registros generadores (X1A, X1B, X2A, X2B) se reinician simultáneamente al inicio de la semana GPS, produciendo el primer chip de la semana. Este proceso está cuidadosamente diseñado para garantizar que la secuencia completa del código P tenga una longitud total de una semana (604800 segundos), sin repeticiones internas. Durante el último ciclo del período de X1A en la semana, los registros X1B, X2A y X2B se mantienen en su último estado mientras se completan los chips restantes de X1A. Finalizado este proceso, todos los registros son reinicializados, asegurando la generación correcta del primer chip de la nueva semana.

Por último, aunque el código P está diseñado para aplicaciones de alta precisión, su uso está restringido en la práctica. Desde la implementación del denominado Anti-Spoofing (AS) por el Departamento de Defensa de los EE. UU., el código P se encuentra encriptado mediante un algoritmo de clave secreta, lo que da lugar al código P(Y). Este código encriptado se transmite en las mismas frecuencias que el código P original, pero sólo puede ser decodificado por receptores autorizados con acceso a la clave criptográfica militar correspondiente.

Esta función de encriptado tiene como objetivo prevenir interferencias intencionadas o el uso no autorizado del sistema para propósitos adversos.

En resumen, la arquitectura de generación del código P en el sistema GPS es una solución robusta y matemáticamente sofisticada que permite la producción de secuencias únicas de alta tasa de chips, predecibles, sincronizadas y pseudoaleatorias. La interacción entre los registros X1 y X2, las técnicas de precisión y acortamiento cíclico, junto con los mecanismos de reinicialización semanal, constituyen la base técnica para la precisión temporal que caracteriza a las señales GPS de alta exactitud. Esta estructura permite que el código P sea utilizado como herramienta primaria en aplicaciones donde el margen de error debe mantenerse por debajo de los centímetros o incluso milímetros, como en geodesia, estudios tectónicos, navegación militar y posicionamiento científico avanzado.

3.5. Tecnologías

A lo largo del desarrollo del presente proyecto, se ha hecho uso de un conjunto de tecnologías específicas que resultan fundamentales tanto para la implementación funcional del sistema como para garantizar su desempeño en términos de precisión, robustez y escalabilidad. En esta sección se describen en detalle las tecnologías seleccionadas, incluyendo tanto los componentes de hardware como las herramientas de software. La elección de cada una de estas tecnologías no ha sido arbitraria, sino que responde a criterios técnicos específicos basados en requerimientos del sistema, compatibilidad entre módulos, rendimiento esperado y disponibilidad en el entorno de desarrollo. Esta caracterización detallada permite comprender no sólo el funcionamiento integral del sistema, sino también los fundamentos técnicos que justifican cada una de las decisiones adoptadas durante el diseño e implementación del proyecto.

3.5.1. Hardware

3.5.1.1. Field-Programmable Gate Array

Una matriz de puerta programable en campo o FPGA (del inglés, Field-Programmable Gate Array) es un circuito integrado cuya interconexión interna puede reprogramarse para implementar funciones digitales complejas, combinando bloques lógicos configurables, memorias y recursos especializados de señal digital. Un FPGA está formado por una matriz bidimensional de bloques lógicos configurables (CLBs) que contienen LUTs (Look-Up Tables) y flip-flops, interconectados mediante una red de enrutamiento programable, junto con bloques de RAM y bloques DSP dedicados para operaciones matriciales y de señal digital. Esta arquitectura permite que, tras la síntesis y el mapeo de un diseño, cada LUT almacene tablas de verdad programables, mientras que los flip-flops gestionan el almacenamiento de estados, posibilitando la implementación de funciones combinacionales y secuenciales. La programabilidad se logra mediante celdas SRAM internas que definen el comportamiento de LUTs, multiplexores y conexiones, ofreciendo una flexibilidad que supera la de los ASIC convencionales para prototipado y modificaciones de diseño tras la fabricación.

3.5.1.2. Generador vectorial de señales RF

Los generadores vectoriales de señales de radiofrecuencia son instrumentos de prueba cuya función principal consiste en producir señales portadoras ajustables en frecuencia y nivel, moduladas digitalmente en cuanto a amplitud y fase. A diferencia de los generadores analógicos tradicionales, que sólo ofrecen modulaciones en frecuencia (FM), amplitud (AM) o fase (ϕ M) de forma analógica, los generadores vectoriales integran un modulador IQ digital que permite la síntesis precisa de complejas constelaciones de modulación como BPSK, QAM y OFDM, entre otras. Este tipo de equipos resulta imprescindible para el desarrollo, validación y producción de sistemas de comunicaciones modernas donde la fidelidad de fase y amplitud, así como la estabilidad espectral, determinan el rendimiento final del receptor bajo prueba.

En su funcionamiento interno, un generador vectorial implementa una etapa de síntesis digital de base (baseband) que crea señales I (in-phase) y Q (quadrature), las cuales son convertidas en analógico mediante DACs de alta velocidad y posteriormente mezcladas con una portadora RF de alta pureza usando un modulador en cuadratura. Algunos modelos de última generación prescinden incluso del modulador IQ tradicional, empleando técnicas de Direct Digital Synthesis (DDS) para lograr anchos de banda de modulación superiores y menores niveles de espurias. El resultado es una señal vectorial RF con control granular sobre cada símbolo, una baja densidad de ruido de fase y una alta linealidad, requisitos imprescindibles para probar BPSK, QPSK, 16-QAM o formatos de multiplexación ortogonal en aplicaciones de GNSS, LTE, 5G y satélites.

Para la implementación práctica de los ensayos RF en este proyecto se seleccionó el *Rohde & Schwarz* SM300, un generador vectorial de propósito general que opera en el rango de 9 kHz a 3 GHz y combina un modulador IQ integrado con modos analógicos de AM, FM, ϕ M y Pulso. Su arquitectura interna consta de un sintetizador de frecuencia de alta resolución (pasos de 0,1 Hz) y un modulador digital que proporciona una tasa de baseband de hasta 10 MHz, suficiente para reproducir con precisión señales GPS y otros estándares de comunicaciones modernos. La resolución y pureza espectral del SM300, con ruido de fase típico inferior a -115 dBc/Hz a 10 kHz de offset, garantizan que las mediciones de rendimiento del receptor no se vean comprometidas por la calidad de la fuente.

3.5.2. Software

3.5.2.1. VeeCad

VeeCad es una herramienta de diseño asistido por computadora (CAD) específicamente orientada al diseño de circuitos sobre placas de inserción tipo stripboard o protoboard. Su funcionalidad permite la creación de

representaciones gráficas precisas del conexionado entre componentes electrónicos, facilitando una etapa de prototipado físico ordenada, reproducible y sin errores topológicos.

Durante este proyecto, VeeCad fue utilizado para la planificación y verificación del conexionado de componentes pasivos y activos en la fase de prototipado inicial. Su capacidad de exportar listas de materiales y su compatibilidad con archivos netlist generados desde otros entornos CAD lo convierten en una herramienta eficiente para reducir errores en la etapa de montaje y asegurar coherencia con los esquemas eléctricos originales.

3.5.2.2. VHDL

VHDL (VHSIC Hardware Description Language) es un lenguaje de descripción de hardware utilizado para modelar el comportamiento y la estructura de sistemas digitales. Su sintaxis estructurada permite describir lógica combinacional y secuencial, definir jerarquías de módulos, y realizar simulaciones funcionales antes de la síntesis.

En el contexto de este proyecto, VHDL fue la herramienta central para el diseño de los módulos digitales implementados en la FPGA Spartan-6. Además, su integración con simuladores como ISim permitió la validación funcional de cada módulo antes de la implementación física, asegurando una alta fiabilidad en el funcionamiento del sistema.

3.5.2.3. Python

Python es un lenguaje de programación de alto nivel, versátil y ampliamente adoptado en entornos de desarrollo científico, análisis de datos, automatización de procesos y pruebas de hardware. Su sintaxis clara, junto con una extensa colección de librerías, lo convierte en una herramienta potente para la generación de prototipos rápidos y herramientas de prueba.

En este proyecto, Python fue utilizado para el desarrollo de scripts destinados a automatizar la generación de patrones de prueba, simulaciones numéricas, y análisis de resultados obtenidos desde el hardware. Se emplearon bibliotecas como NumPy, Pandas y Matplotlib para el procesamiento de datos y visualización, facilitando la comparación de señales generadas por la FPGA con los modelos teóricos de referencia.

3.5.2.4. Matlab

MATLAB es un entorno de cálculo numérico y visualización que proporciona una plataforma robusta para el análisis matemático, procesamiento de señales, simulaciones de sistemas y diseño de algoritmos. Su toolbox especializado para procesamiento de señales (Signal Processing Toolbox) es especialmente útil en el contexto de tecnologías como GPS y comunicaciones digitales.

Durante el desarrollo del proyecto, MATLAB fue empleado para modelar matemáticamente las señales GPS y validar los algoritmos de generación. Además, permitió implementar modelos de referencia frente a los cuales se compararon los resultados obtenidos del sistema en hardware, asegurando la fidelidad del diseño frente a las especificaciones teóricas.

3.5.2.5. Xilinx ISE 14.7

Xilinx ISE 14.7 es un entorno integrado de desarrollo (IDE) destinado al diseño, síntesis, simulación y programación de dispositivos FPGA de la familia Spartan y otras series anteriores de Xilinx. Este entorno permite desde la escritura del código HDL hasta la generación del bitstream final y su descarga sobre el hardware mediante JTAG.

En el marco de este trabajo, ISE 14.7 fue utilizado como plataforma principal de desarrollo para la Spartan-6. Todas las etapas del flujo de diseño

digital —síntesis, place & route, análisis de tiempos y simulación post-síntesis— se llevaron a cabo en este entorno. Su compatibilidad con VHDL y herramientas de simulación como ISim permitió asegurar una implementación consistente con los requerimientos de temporización y lógica funcional definidos en el diseño.

3.5.2.6. LTSpice

LTSpice es un simulador de circuitos analógicos basado en SPICE, desarrollado por Analog Devices, ampliamente utilizado en la industria electrónica para el modelado y análisis de sistemas lineales y no lineales. Permite realizar simulaciones de respuesta en frecuencia, transitorios, y análisis de ruido de forma precisa.

Durante este proyecto, LTSpice fue empleado para modelar y verificar circuitos analógicos complementarios al procesamiento digital, como etapas de acondicionamiento de señal, filtrado, y conversión. La simulación de estos bloques permitió optimizar parámetros como impedancia de entrada y respuesta ante perturbaciones externas, asegurando así un acoplamiento óptimo con las etapas digitales controladas desde la FPGA.

3.5.2.7. GitHub

GitHub es una plataforma de control de versiones basada en Git, que permite gestionar de forma colaborativa el desarrollo de proyectos de software y hardware digital. Ofrece herramientas para el versionado de archivos, integración continua, documentación técnica y seguimiento de incidencias.

En el presente trabajo, GitHub se utilizó como repositorio central para almacenar y controlar el código fuente VHDL, scripts de simulación en Python, modelos de Matlab y documentación técnica. Esto facilitó el manejo de versiones, el control de cambios y la posibilidad de mantener una trazabilidad clara del

desarrollo, además de asegurar la recuperación del proyecto en caso de errores o conflictos entre distintas versiones del diseño.

4. Proyecto

En el siguiente capítulo, se ofrecerá una explicación detallada del proyecto desarrollado. Este capítulo se estructura en dos secciones principales. En la primera parte, se abordará la electrónica digital del simulador, describiendo los componentes y su funcionamiento. En la segunda parte, se explorará la electrónica analógica asociada al simulador. Finalmente, se realizará un análisis integral de todo el sistema, evaluando su desempeño y características técnicas.

5. Conclusiones

6. Bibliografía

[1]: https://en.wikipedia.org/wiki/GPS_signals?utm_source=chatgpt.com "GPS signals - Wikipedia"

[2]: <https://www.gps.gov/technical/icwg/IS-GPS-200M.pdf> "GPS Interface Specification IS-GPS-200, Revision M - May 2021"

[3]:
https://veripos.com/support/glossary/precision-p-code?utm_source=chatgpt.com
"Precision (P)-Code - Veripos"

[4]: https://www.e-education.psu.edu/geog862/node/1741?utm_source=chatgpt.com
"The P and C/A Codes | GEOG 862 - Dutton Institute"

[5]:
https://gssc.esa.int/navipedia/index.php/GPS_Signal_Plan?utm_source=chatgpt.com
om "GPS Signal Plan - Navipedia - GSSC"

[6]:
https://nbgm.unr.edu/staff/pdfs/blewitt%20basics%20of%20gps.pdf?utm_source=chatgpt.com
hatgpt.com "[PDF] Basics of the GPS Technique: Observation Equations§"

[7]:
https://www.wolframscience.com/nks/notes-10-10--linear-feedback-shift-registers/?utm_source=chatgpt.com
"Note (d) for Cryptography and Cryptanalysis - Wolfram Science"

[8]:
https://www.researchgate.net/publication/228436850_P-code_Generator_FPGA_Design_for_Direct_GPS_P_Y-Code_Acquisition?utm_source=chatgpt.com
"P-code Generator FPGA Design for Direct GPS P (Y)-Code Acquisition"

[9]:
https://medium.com/%40penrosewang/introduction-to-gnss-ii-gps-signal-processing-dd9eae0bdade?utm_source=chatgpt.com
"Introduction to GNSS II: GPS Signal Processing | by Penrose Wang"

cse.usf.edu

[Intel](https://www.intel.com)

[IBM](https://www.ibm.com)

rf

testequipmenthq.comsglabs.it

legacy.libertytest.com

testunlimited.com

[Industry-leading technology companyCalright](#)

[KeysightKeysight](#)

trsrentelco.comKeysight