Міністерство освіти і науки Національний університет "Львівська політехніка"



Звіт

з лабораторної роботи № 1

з дисципліни: "Моделювання комп'ютерних систем" на тему: "Інсталяція та ознайомлення з середовищем розробки Xilinx ISE."

Виконав: ст.гр. KI-201 Бенітез Гектор Прийняв: Козак Н.Б.

Тема роботи:

Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.


Мета роботи: ознайомитися з середовищем Xilinx ISE.

Етапи роботи:

- 1. Створення облікового запису на www.xilinx.com.
- 2. Інсталяція Xilinx ISE та отримання ліцензії.
- 3. Побудова дешифратора <u>3->7</u> за допомогою *ISE WebPACK™ Schematic Capture* та моделювання його роботи за допомогою симулятора *ISim*.

Виконання завдання

1) Використовуючи компоненти з бібліотеки реалізували схему згідно завдання. На малюнку нижче зображено схему дешифратора 2 -> 4.




Мал. 1.1 Зображення схеми дешифратора 2 -> 4

2) Призначили виводам схеми фіхзичні виводи цільової

```
» 🔑 🔑 🙉 👂 🔎 🗟 🔀 📑 🖽 🖽 🕒 🎾 餐 🕨 🗵 📌 👂
                                                      UCF for ElbertV2 Development Board
        CONFIG VCCAUX = "3.3" ;
   11
        # Clock 12 MHz
   13
         #NET "Clk"
                                      LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
   15
       17
        19
                                                | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   21
                                               | IOSTANDARD = LVCMOSSS | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSSS | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSSS | SLEW = SLOW | DRIVE = 12;
            NET "OUT_1"
NET "OUT_2"
                                    LOC = P47
LOC = P48
   23
                                    LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW
LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW
            NET "OUT
            #NET "LED[4]"
   25
            #NET "LED[5]"
#NET "LED[6]"
                                                 | IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
                                      LOC = P54
   27
            #NET "LED[7]"
                                      LOC = PSS
   29
       ......
   31
        33
            NET "IN_1"
                              LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
            NET "IN_2
   35
                                                   | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
            #NET "DPSwitch[2]"
                                      LOC = P68
            #NET "DPSwitch[3]"
                                      LOC = P64
                                                                                                     DRIVE = 12;
   37
            #NET "DPSwitch[4]"
                                                    PULLUP
                                                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW
| IOSTANDARD = LVCMOS33 | SLEW = SLOW
                                      LOC = P63
            #NET "DPSwitch[5]"
                                      LOC = P60
                                                                                                     DRIVE = 12;
    39
                                                   PULLUP
                                                  | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
            #NET "DPSwitch[6]"
                                      LOC = P59
            #NET "DPSwitch[7]"
                                      LOC = P58
    41
       43
```


Мал. 1.2 Призначення виводам схеми фіхзичні виводи цільової FPGA

3) Перевірили роботу схеми за допомогою симулятора. Для кожного вхідного сигналу встановили значення (0 або 1) за допомогою команди Force Constant. На панелі команд симулятора натиснули Run for the time specified in the toolbar. Для симуляції роботи схеми з встановленими вхідними значеннями протягом 1рs



Мал. 1.3 Перевірка роботи схеми за допомогою симулятора

4) Послідовно запустили процеси Synthesize – XST, Implement Design, Generate Programming File. Переконалися, що всі процеси виконалися успішно.



Мал. 1.4 Успішне виконання всіх процесів

Висновок: на лабораторній роботі я ознайомився з середовищем Xilinx ISE.