Ingeniería Mecatrónica · Electrónica Digital 2 · Semestre VI

Rúbrica de evaluación por niveles de logro — Laboratorio 3

Lógica secuencial y máquinas de estados finitos (Parte A y Parte B) · Docente encargado: Diego Quiroga · Docente de inicio: Yazmín Bentancour

Equipo: _____ Integrantes: _____ Fecha: ___ / ___ / _____ Calificación final: _____ / 100

1. Escala de valoración

Cada aspecto se evalúa de forma independiente ubicándolo en uno de los cuatro niveles, considerando ambas partes del laboratorio. El puntaje del aspecto resulta de multiplicar su peso por el porcentaje correspondiente al nivel alcanzado. Dentro del Nivel 1 se asigna 25 % del peso cuando hay una entrega parcial que no alcanza a evidenciar el logro, y 0 % cuando no hay entrega.

Nivel	Descripción general	Puntaje asignado
Nivel 4 — Destacado	Cumple con todo lo solicitado y agrega elaboración propia: el trabajo podría usarse como ejemplo para el curso.	100 % del peso
Nivel 3 — Logrado	Cumple con lo solicitado. Presenta desprolijidades menores que no afectan la validez del resultado.	75 % del peso
Nivel 2 — En proceso	Cumple parcialmente. Hay evidencia de trabajo, pero con omisiones o errores que impiden dar el aspecto por logrado.	50 % del peso
Nivel 1 — Insuficiente	No cumple o no hay evidencia suficiente para evaluar el aspecto.	0 – 25 % del peso

2. Criterios por niveles de logro

Aspecto (peso)	Nivel 4 — Destacado	Nivel 3 — Logrado	Nivel 2 — En proceso	Nivel 1 — Insuficiente
Funcionamiento en la placa 30 % Evidencia: Presentación presencial + código fuente de ambas partes + archivo .xdc	Las dos partes funcionan en la placa. Parte A: el contador de 10 bits avanza un incremento por segundo (LED0 = LSB) y el reset lo pone a cero. Parte B: la FSM recorre S_AND → S_OR → S_XOR → S_ADD → S_AND a un paso por segundo, con el código de operación en LED9:8, el resultado correcto en LED3:0 para cualquier A y B probados y el carry en LED4 en S_ADD; el reset la lleva a S_AND. El código es original y bien estructurado: procesos síncronos con rising_edge y reset, MAX y N como genéricos, FSM en un módulo propio según B.3, datapath separado y divisor de la Parte A reutilizado; nombres claros y comentarios pertinentes. El .xdc incluye create_clock y AR_3V3_EN forzada a '0'.	Las dos partes funcionan en la placa, con a lo sumo una falla aislada que no afecta el avance, la secuencia ni el reset: por ejemplo, el carry de S_ADD no se muestra, o una de las cuatro operaciones da un resultado incorrecto para algunos valores de A y B. El código presenta aspectos mejorables: descripción poco organizada, falta de comentarios, nombres poco claros, o falta la restricción create_clock en el .xdc. La asignación de pines es correcta.	El diseño se implementa pero funciona parcialmente: solo una de las dos partes funciona, la velocidad de avance se aparta visiblemente de un paso por segundo, el reset no tiene efecto (por ejemplo, porque no se resuelve la habilitación de alimentación), la FSM omite o repite estados o no vuelve a S_AND, dos o más operaciones dan resultados incorrectos, hay errores en la asignación de pines, o no se respeta la estructura pedida (MAX y N fijos en lugar de genéricos, o FSM fuera de un módulo propio). Se llega a generar el bitstream y programar la placa.	No se logra implementar en la placa, el diseño no sintetiza, ninguna de las dos partes muestra el comportamiento pedido (el contador no avanza y la secuencia de estados no progresa), o no se entrega el código fuente.

Aspecto (peso)	Nivel 4 — Destacado	Nivel 3 — Logrado	Nivel 2 — En proceso	Nivel 1 — Insuficiente
Simulación (testbench) **20 %** Evidencia: Código de los testbenches + capturas de la simulación de ambas partes	Testbenches propios y prolijos. Parte A: con un MAX pequeño, genera el reloj, aplica el reset y verifica que en aparece cada MAX ciclos durante un ciclo y que el contador incrementa en uno por pulso, incluido su desborde; es autoverificable (mide el período de en y compara el contador con un modelo de referencia mediante assert). Parte B: verifica al menos dos ciclos completos de la secuencia, el reset aplicado en un estado distinto de S_AND y el datapath con varios valores de A y B por operación, incluida una suma con carry; compara op con la secuencia esperada mediante assert. Las capturas son legibles (señales identificadas, escala de tiempo, base adecuada) y el informe explica cómo se verifica cada resultado.	Los testbenches cubren lo pedido y las simulaciones son correctas: en la Parte A se observan el pulso de en cada MAX ciclos y el avance del contador; en la Parte B, una secuencia completa de estados, el reset y el resultado del datapath. Presentan carencias: la verificación es solo por inspección de las formas de onda (sin assert), el datapath se prueba con pocos valores, o las capturas son poco legibles o no se comentan en el informe.	Los testbenches son incompletos: no verifican el período de en o el avance del contador, no ejercitan el reset, no muestran la secuencia completa con el regreso a S_AND, no verifican el datapath, o una de las dos partes no tiene testbench; o la simulación arroja resultados que no coinciden con la especificación y no se analizan.	No se entregan testbenches, no compilan, o no se presenta evidencia de haber ejecutado la simulación.
Video de testing **10 %** Evidencia: Un video por parte, con simulación y placa: LED0, contador y reset (Parte A); secuencia de operaciones y reset (Parte B)	Un video por parte, breve y nítido, que muestra la simulación y el funcionamiento en la placa. Parte A: el parpadeo del LED0, el avance del contador durante al menos 10 segundos y el efecto del reset. Parte B: al menos dos ciclos completos de la secuencia con dos o más pares de valores de A y B, incluida una suma con carry, y el efecto del reset. Se ven con claridad las posiciones de los dip-switches y el estado de los LEDs, y se indica el resultado esperado, de modo que cada caso es verificable sin ambigüedad.	Se muestra todo lo pedido para ambas partes, con simulación y placa (Parte A: LED0, avance del contador y reset; Parte B: secuencia completa de operaciones y reset), pero con dificultades de visualización: encuadre parcial, poca luz, tomas demasiado cortas o imposibilidad de distinguir algún LED o dip-switch.	Falta parte de lo pedido: el reset, la simulación o la placa, la secuencia completa de la Parte B o el video de una de las partes; o el video no permite verificar el estado de entradas y salidas.	No se entrega el video, o el video no corresponde al diseño solicitado.

Aspecto (peso)	Nivel 4 — Destacado	Nivel 3 — Logrado	Nivel 2 — En proceso	Nivel 1 — Insuficiente
Informe: claridad y organización (formato IEEE) 15 % Evidencia: Estructura del informe	Un único informe abarca ambas partes y respeta la plantilla IEEE y el límite máximo de páginas: resumen, secciones numeradas, dos columnas, figuras y tablas numeradas, con epígrafe y referenciadas desde el texto. Incluye el diagrama de estados de la Parte B, claro y coincidente con el código, y un diagrama de bloques de la integración del top. Redacción técnica clara y sin errores de ortografía. El código y las capturas están integrados de forma legible y no reemplazan la explicación.	Usa la plantilla IEEE con desprolijidades menores, respetando el límite máximo de páginas: alguna figura sin referenciar o sin epígrafe, epígrafes incompletos, código pegado como captura de baja calidad, diagrama de estados poco legible, errores aislados de redacción u ortografía.	La estructura está incompleta o se aparta de la plantilla: faltan secciones, falta el diagrama de estados o no coincide con el código, una de las partes se desarrolla de forma superficial, figuras sin numerar, formato de una sola columna, lectura dificultosa o extensión desproporcionada respecto del contenido.	El informe no sigue el formato IEEE, cubre una sola de las partes, está desordenado al punto de impedir su lectura, o no se entrega.
Informe: preguntas específicas 15 % Evidencia: Respuestas a las 10 preguntas de la sección 3	Responde las diez preguntas (cinco por parte) de forma completa y correcta, con vocabulario técnico preciso. Cada respuesta está fundamentada en la teoría del curso, en la documentación o en la evidencia obtenida durante el laboratorio (código, formas de onda, observación en la placa), y no se limita a afirmar: los cálculos se desarrollan paso a paso y con unidades, las comparaciones se acompañan del argumento que las sostiene, y las preguntas sobre el propio diseño se ilustran con el código, el testbench o el diagrama de estados del grupo.	Responde las diez preguntas sin errores conceptuales; al menos ocho son completas y las demás tienen desarrollo superficial: afirmaciones correctas sin justificación, cálculos presentados solo por su resultado, comparaciones enunciadas sin el argumento que las sostiene, o respuestas que no se apoyan en lo observado durante el laboratorio.	Responde al menos siete preguntas y al menos cinco son correctas y completas, pero faltan respuestas o algunas contienen errores conceptuales o de cálculo sobre los contenidos trabajados: lógica secuencial y procesos síncronos, división de frecuencia, habilitación de reloj, genéricos, máquinas de estados, tipos de FSM, codificación de estados o estructura de control y datapath.	Responde menos de siete preguntas, menos de cinco son correctas, o las respuestas son transcripción literal del material o de fuentes externas sin elaboración propia.
Informe: conclusiones 10 % Evidencia: Conclusiones coherentes con el trabajo de ambas partes	Conclusiones propias, coherentes con la evidencia presentada de ambas partes. Vinculan lo observado en simulación con lo observado en la placa, relacionan lo construido en la Parte A con su integración en la Parte B a partir de la experiencia del grupo, identifican las dificultades concretas que enfrentó el grupo y cómo las resolvieron, y señalan aprendizajes o mejoras posibles.	Conclusiones correctas pero generales, poco vinculadas a la evidencia propia del grupo; la relación entre ambas partes o los aprendizajes se enuncian sin apoyarlos en lo ocurrido durante el laboratorio.	Las conclusiones repiten los objetivos o describen nuevamente el procedimiento, sin análisis ni valoración del resultado, o tratan una sola de las partes.	No presenta conclusiones, no guardan relación con el trabajo realizado o contradicen los resultados presentados.

3. Conversión a puntaje

Aspecto	Peso	Nivel 4	Nivel 3	Nivel 2	Nivel 1
Funcionamiento en la placa	30	30	22,5	15	0 – 7,5
Simulación (testbench)	20	20	15	10	0 – 5
Video de testing	10	10	7,5	5	0 – 2,5
Informe: claridad y organización	15	15	11,25	7,5	0 – 3,75
Informe: preguntas específicas	15	15	11,25	7,5	0 – 3,75
Informe: conclusiones	10	10	7,5	5	0 – 2,5
TOTAL	**100**	**100**	**75**	**50**	**0 – 25**

4. Consideraciones generales

- El desarrollo debe ser original. Los trabajos idénticos reportados por separado son causal de anulación de todos los grupos involucrados, independientemente del nivel alcanzado en el resto de los aspectos.
- Es obligatorio presentar el funcionamiento del circuito de forma presencial, coordinando previamente con los docentes. Sin presentación presencial, el aspecto Funcionamiento en la placa se califica con 0 %.
- La entrega incompleta de alguno de los entregables (código VHDL de ambas partes, testbenches y capturas, archivo .xdc, videos e informe) ubica automáticamente en Nivel 1 el aspecto correspondiente.
- La extensión opcional de la Parte A (otras frecuencias o PWM) no es requisito para ningún nivel; si se presenta, se considera elaboración propia.
- Las entregas fuera de plazo se evalúan con la misma rúbrica, con el descuento previsto en el reglamento del curso.
- Todos los integrantes del grupo deben poder explicar el diseño entregado. El docente puede solicitar una breve defensa oral; si las respuestas no son consistentes con lo entregado, se reevalúan los aspectos involucrados.

Observaciones del docente: