


# 三、运算器



## 本章主要内容

- 3.1 计算机中的运算
- 3.2 定点加减法运算
- 3.3 定点乘法运算
- 3.4 定点除法运算
- 3.5 浮点运算
- 3.6 运算器



## C语言中的位运算

位运算: "&" "|" "~" "^",分别对应逻辑与、或、非、异或操作。这些位运算操作符会在编译器的作用下被翻译成与之对应的汇编指令,如x86中的逻辑与指令 and、逻辑或指令 or、逻辑非指令 not、逻辑异或指令 xor

```
int i=1, j=-1;
0x40134e movl $0x1,0xc(%esp)
0x401356 movl $0xffffffff, 0x8 (%esp)
     i=i&j;
0x40135e
                  0x8 (%esp), %eax
           mov
0x401362 and %eax, 0xc (%esp)
     i=i|j;
0x401366 mov 0x8(%esp), %eax
0x40136a or %eax, 0xc (%esp)
7 \mathbf{i} = \sim \mathbf{i};
0x40136e notl
                  0xc(%esp)
```

## C语言中的逻辑运算

逻辑运算: "&&" " $\parallel$ " " $\parallel$ ",逻辑运算和位运算的区别在于,它属于非数值运算,操作数只能是"0"和"1"两个值,所有非"0"值都被当作"1"处理,

```
int i=2, j=-1;
0x40134e
           movl
                  $0x2,0xc(%esp)
0x401356
                  $0xffffffff, 0x8 (%esp)
           movl
5
     i=i&&j;
0x40135e
                   $0x0,0xc(%esp)
           cmpl
           (je)
0x401363
                   0x401373 <main+51>
0x401365
                   $0x0,0x8(%esp)
           cmpl
           (je)
0x40136a
                   0x401373 <main+51>
0x40136c
                   $0x1, %eax
           mov
0x401371
                   0x401378 <main+56>
           jmp
0x401373
                   $0x0, %eax
           mov
0x401378
                   %eax, 0xc (%esp)
           mov
```

## C语言中的移位运算

移位运算: "<<" ">>",分别代表左移和右移。左移运算操作符对应汇编指令中的逻辑左移, 而右移运算操作符则根据操作数是无符号还是有符号类型分别对应汇编指令中的逻辑右移和算术右 移指令。

```
int i=-1; unsigned j=2;
                  $0xfffffffff,0xc(%esp)
0x40134e
           movl
0x401356
           movl
                  $0x2,0x8(%esp)
     i=i<<7;
0x40135e
            shll
                   $0x7,0xc(%esp)
     i=i>>8;
0x401363
           sarl
                   $0x8,0xc(%esp)
     j=j>>15;
                   $0xf,0x8(%esp)
0x401368
            shrl
     i=i>>j;
                   0x8 (%esp), %eax
0x40136d
            mov
0x401371
                   %al,%cl
            mov
0x401373
                   %cl, 0xc(%esp)
           sarl
```

## C语言中的算术运算

算术运算操作符: "+""-" "\*" "/"4种,分别对应算术运算中的加、减、乘、除。加减运算编译程序通常直接转换成汇编语言中的 add、sub 指令,并不区分符号数据类型。乘除运算则会根据操作数符号类型进行不同的转换,如下面例程中的 mul/imul、div/idiv。

```
int i ,j; unsigned char ui,uj=255;
                $0xff,0x1f(%esp)
0x40134e
          movb
    float e=1,f;
0x401353
                0x404140,%eax
          mov
0x401358
          mov
                %eax, 0x18 (%esp)
     i=i+3;
0x40135c addl
                $0x3,0x14(%esp)
    ui=ui-3;
0x401361
                 $0x3,0x13(%esp)
          subb
    i=i*j;
0x401366
                 0x14(%esp), %eax
          mov
                 0xc(%esp), %eax
0x40136a
          imul
```

## 本章主要内容

- 3.1 计算机中的运算
- 3.2 定点加减法运算
- 3.3 定点乘法运算
- 3.4 定点除法运算
- 3.5 浮点运算
- 3.6 运算器



## 3.2 定点加减法运算

- 3.2.1 补码加减法运算方法
- 3.2.2 溢出及检测
- 3.2.3 加减法的逻辑实现

## 补码加减法的实现

- 补码加法:  $[X + Y]_{i} = [X]_{i} + [Y]_{i}$ 
  - □ 和的补码 = 补码的和
- 补码减法:  $[X-Y]_{i} = [X]_{i} + [-Y]_{i} = [X]_{i} [Y]_{i}$ 
  - □ 差的补码 = 补码的差
  - □ 减法变加法, 关键是求[-Y]<sub>补</sub>
- 求补公式: [-Y]<sub>补</sub>= [ [Y]<sub>补</sub> ]<sub>补</sub>
  - □对 [Y]<sub>补</sub>逐位取反, 再在最低位加 1

## 补码加法公式证明

- - 1. x>0 y>0 (无需证明)
  - 2. x>0 y<0
  - 3. x<0 y>0 (2/3证明相同)
  - 4. x<0 y<0
- 只需证明2/4两种情况即可

# 补码加法公式证明 x>0 y<0

$$[x]_{i} = x \quad [y]_{i} = 2 + y$$

# 补码加法公式证明 x<0 y<0

[x]<sub>补</sub>=2+x [y]<sub>补</sub>=2+y  
[x]<sub>补</sub>+ [y]<sub>补</sub> = (2+x)+(2+y)=2+(2+x+y) mod 2  

$$-2 \le x+y < 0$$
  
故  $0 \le 2+x+y < 2$   
故  $2+(2+x+y)$  mod  $2=(2+x+y)$   
=[x + y]<sub>补</sub> mod 2

## 补码减法公式证明

$$[X-Y]_{i} = [X]_{i} - [Y]_{i}$$
 ???

$$[X-Y]_{i} = [X]_{i} + [-Y]_{i} \quad (加法公式)$$

$$[-Y]_{i} = -[Y]_{i}$$
?

$$[-Y]_{\lambda h} + [Y]_{\lambda h} = [Y + (-Y)]_{\lambda h} = [0]_{\lambda h} = 0$$


故
$$[-Y]_{\stackrel{}{h}} = -[Y]_{\stackrel{}{h}}$$
 成立  $[X-Y]_{\stackrel{}{h}} = [X]_{\stackrel{}{h}} + [-Y]_{\stackrel{}{h}} = [X]_{\stackrel{}{h}} - [Y]_{\stackrel{}{h}}$ 

$$[-Y]_{\stackrel{?}{\downarrow}} = [[Y]_{\stackrel{?}{\downarrow}}]_{\stackrel{?}{\downarrow}}$$

## 3.2 定点加减法运算

- 3.2.1 补码加减法运算方法
- 3.2.2 溢出及检测
- 3.2.3 加减法的逻辑实现

## 补码加法的几种情况



计算机如何识别运算结果是否溢出?

## 根据操作数与运算结果的符号位是否一致监测

■ 溢出逻辑: 正正得负 负负得正

- ullet 设两数符号位为  $f_0f_1$  ,和运算结果的符号位  $f_{
  m s}$
- 溢出检测信号 Overflow (OF)

加法:  $Overflow = \overline{f}_0\overline{f}_1f_s + f_0f_1\overline{f}_s$ 

减法:  $Overflow = f_0 \overline{f}_1 \overline{f}_s + \overline{f}_0 f_1 f_s$ 

## 根据最高位数据位的进位与符号位是否一致检测

符号位进位位C<sub>f</sub>,最高位进位位C<sub>n</sub>

$$Overflow = C_f \oplus C_n$$

#### 双符号溢出检测方法

双符号位最高位永远是正确符号位

 $Overflow = f_1 \oplus f_2$ 

## 3.2 定点加减法运算

- 3.2.1 补码加减法运算方法
- 3.2.2 溢出及检测
- 3.2.3 加减法的逻辑实现

#### 二进制加法运算

- 各位逐位相加,进位从右至左传递
- 首先要考虑**一位加**法,然后考虑**进位链**

$$X_{n-1}$$
 ......  $X_2$   $X_1$   $X_0$   
 $Y_{n-1}$  ......  $Y_2$   $Y_1$   $Y_0$   
 $Y_{n-1}$  ......  $Y_2$   $Y_1$   $Y_0$ 




## 一位加法逻辑电路实现

$$0+1=11+0=1$$


$$-1+1=0$$
 0 + 0 = 0

- 一个异或门即可实现自动一位加法
- 算术运算变成逻辑电路

$$S = X \oplus Y$$



## 带进位链的一位全加器



加数X <sub>i</sub>	加数Yi	低位进位C <sub>i</sub>	和数S <sub>i</sub>	进位C <sub>i+1</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = X_i \oplus Y_i \oplus C_i$$


$$C_{i+1} = X_i Y_i + (X_i \bigoplus Y_i) C_i$$

$$C_{i+1} = X_i Y_i + (X_i + Y_i) C_i$$


## 一位全加器逻辑实现

$$S_i = X_i \oplus Y_i \oplus C_i$$

$$C_{i+1} = X_i Y_i + (X_i \bigoplus Y_i) C_i$$




6级门电路延迟 6T




## n位加法器

- n位加法器包含n个全加器
- 将n个一位全加器串联
- 低位进位输出连接到高位进位输入



## 单符号位补码加法器电路(ripple carry adder)



- 对于无符号数的加法运算,溢出检测信号就是Cn
- 而对于<mark>有符号数</mark>的溢出检测信号overflow,可以直接利用最高数值位进位和符号位进位异或得到,这两个进位 信号都是中间运算结果,所以采用这种方法进行溢出检测最为方便快速。

## 补码减法电路实现

补码减法可以变加法

$$[X]_{i} - [Y]_{i} = [X]_{i} + [-Y]_{i}$$

关键是求[-Y]\*

方法:将Y<sub>补</sub>连同符号位一起逐位取反末位加一

$$[-Y]_{\overrightarrow{A}} = [[Y]_{\overrightarrow{A}}]_{\overrightarrow{A}}$$


## 加法器的改造


- 引入运算控制位 Sub
  - □ Sub=0 时作加法,送入加法器的是Y<sub>补</sub>
  - □ Sub=1 时作减法,送入加法器的是[-Y]<sub>ネ</sub>
    - ◆ 对 Y<sub>ネト</sub> **逐位取反**,末位加一

$$[-Y]_{\overrightarrow{A}} = [[Y]_{\overrightarrow{A}}]_{\overrightarrow{A}}$$


Yi	Sub	Input
Yi	0	Yi
$Y_{i}$	1	$\overline{\mathbf{Y}}_{i}$

# 可控加减法电路





## 串行加法器时间延迟



## 快速加法器

- ■能否提前产生各位的进位输入
- 使得各位的加法运算能并行起来
- ■即可提高多位加法器运算速度



# 并行加法器进位链(carry-lookahead)

$$S_{i} = X_{i} \oplus Y_{i} \oplus C_{i}$$

$$C_{i+1} = \underline{X_{i}Y_{i}} + (\underline{X_{i} \oplus Y_{i}}) C_{i}$$

假设 G; = X;Y; 进位生成函数 Generate

假设 $P_i = X_i \oplus Y_i$  进位传递函数 Propagate

$$C_{i+1} = G_i + P_iC_i$$
$$S_i = P_i \oplus C_i$$

## 并行加法器进位链...

$$C_{n+1} = G_n + P_n C_n$$
 $C_n = G_{n-1} + P_{n-1}C_{n-1}$ 
.....
 $C_1 = G_1 + P_1 C_0$ 

- 高位运算**依赖于低位进位** 
  - □ 计算不能并行
- 能否提前得到各位的进位输入??

## 并行加法器进位链...

$$C_{1} = \underline{G_{0} + P_{0}C_{0}}$$

$$C_{2} = G_{1} + P_{1}\underline{C_{1}}$$

$$= G_{1} + P_{1} (G_{0} + P_{0}C_{0}) = G_{1} + P_{1}G_{0} + P_{1}P_{0}C_{0}$$

$$C_{3} = G_{2} + P_{2}C_{2}$$

$$= G_{2} + P_{2} (G_{1} + P_{1}G_{0} + P_{1}P_{0}C_{0})$$

$$= G_{2} + P_{2}G_{1} + P_{2}P_{1}G_{0} + P_{2}P_{1}P_{0}C_{0}$$

## 并行加法器进位链...

$$C_n = G_{n-1} + P_{n-1}G_{n-2} + P_{n-1}P_{n-2}G_{n-3} + ... + P_{n-1}P_{n-2}...P_1P_0C_0$$


- 进位输出仅与最低位进位输入C。有关
- 利用额外的组合逻辑电路提前产生各位加法运算需要的所有进位输入,再利用 $\mathbf{s}_i = \mathbf{P}_i \oplus \mathbf{C}_i$ ,进行一级异或门运算即可得到最终的和数,这就是先行进位的基本原理。
- 位数越长,进位链电路复杂度越高
- 通常按照4位一组进行分组运算

$$C_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0$$


$$P_i = X_i \oplus Y_i \qquad G_i = X_iY_i \qquad S_i = X_i \oplus Y_i \oplus C_i$$

## 生成函数 & 传递函数

$$C_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0$$




# 与门异或门电路



$$G_{i} = X_{i}Y_{i} \qquad P_{i} = X_{i} \oplus Y_{i}$$

# 先行进位电路carry lookahead




$$C_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0$$

# 成组进位


- $= G^* = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0$ 
  - □ 成组进位生成函数

- □ 成组进位传递函数

# 成组进位生成函数 & 传递函数




# 两级先行进位电路



2级门电路延迟2T


# 四位先行进位快速加法器



8级门电路延迟

对比4位串行加法器 2n+4=12T,节约了 4T的时间

# 16位加法器



时间延迟为 14T,相比传统串行的加法器的(2n+4)T=36T,其性能提升了约 2.6 倍。


#### 先行进位电路 CLA74182

**■ 输出:** 先行进位输出 C<sub>4</sub> C<sub>3</sub> C<sub>2</sub> C<sub>1</sub>

成组进位传送输出P\*

成组进位发生输出G\*

# 先行进位芯片 CLA74182



2级门电路延迟


# 本章主要内容

- 3.1 计算机中的运算
- 3.2 定点加/减法运算
- 3.3 定点乘法运算
- 3.4 定点除法运算
- 3.5 浮点运算
- 3.6 运算器



# 3.3 定点乘法运算


- 3.3.1 原码一位乘法
- 3.3.2 补码一位乘法
- 3.3.3 阵列乘法器
- **3.3.4 补码阵列乘法器**
- 3.3.5 乘法器性能优化



# 乘法运算实现方法


- 从计算机硬件角度看,实现乘法运算的方法主要有以下两种。
- (1)利用多位加法器循环累加实现乘法运算,这种方法硬件开销小,但必须采用时序电路进行控制,需多个时钟周期才能得到运算结果。
- (2)采用加法器阵列构成的纯组合逻辑电路实现乘法运算,这种方法只需要一个时钟周期即可完成运算,但硬件开销较大。

# 二进制手工乘法运算




先计算相加数,然后逐列相加

#### 5个部分积相加



5\*5的横向阵列乘法器包括4行全加器,每行5个,需要20个全加器,进位信号横向传递,如图中绿色线缆部分,每一行都是一个5位串行进位加法器,串行加法器 的特点就是性能差,各全加器之间存在着进位依赖,所以这个全加器运算完毕后,这个才能运算,然后是这个,第一行运算完毕后,第二行才能开始运算,所以看 上去所有全加器都只能串行工作,整个运算需要20个全加器时延。

# 5个部分积相加



# 部分积累加的数学表示

$$\sum = XY_n$$

$$\sum = XY_{n-1} + XY_n * 2^{-1}$$

$$\sum = XY_{n-2} + (XY_{n-1} + XY_{n*}2^{-1}) 2^{-1}$$


$$= XY_{n-2} + XY_{n-1}2^{-1} + XY_n * 2^{-2}$$

$$= XY_1 * 2^{-1} + XY_2 * 2^{-2} + ... XY_n * 2^{-n}$$

$$X*Y=X[Y_1*2^{-1}+Y_2*2^{-2}+...Y_n*2^{-n}]$$

# 原码乘法算法流程图

- ■作完加法,一定移位
- n次加法
- 一符号位单独计算



# 手工计算举例




$$X=+0.1101$$

$$Y = -0.0011$$

- 一符号位和数据位分开运算
- **Y**<sub>n</sub>决定累加 | **X** | 是 0
- 连同进位位一起右移
- **可能溢出**,移位后正常

\( \sum_{=0} \)	00.0000	<b>表</b> 数	y判断位Yn
			.001 <u>1</u>
	+00.1101		.001 <u>-</u>
	00.1101		
	→00.0110	1	0.00 <u>1</u>
	+00.1101		
	<pre>01.0011</pre>	1	
	→00.1001	11	0.0 <u>0</u>
	+00.0000		
	00.1001	11	
	→00.0100	111	0. <u>0</u>
	+00.0000		
	00.0100	111	
	→00.0010	0111 ← 5	<b>经乘积</b>

# 原码一位乘法硬件实现




- R<sub>0</sub>存放∑高n位,初值为0
- R₁存放Y、∑其它位(如何载入Y初值)
- 运算结果右移后送寄存器输入
- 时钟到来, $R_0$ , $R_1$ 锁存新值
- 状态机控制使能信号停机
- 停机后**最终乘积**存放在 $R_0$ ,  $R_1$ 中

 $\{\Sigma, Y\} = \{\Sigma + Y_n | X|, Y\}/2$  连同进位位右移

# 3.3 定点乘法运算

- 3.3.1 原码一位乘法
- 3.3.2 补码一位乘法
- 3.3.3 阵列乘法器
- **3.3.4 补码阵列乘法器**
- 3.3.5 乘法器性能优化



- ■计算机中采用补码表示数据,如果用原码乘法计算两个数的乘积,运算前后还需要进行补码和原码之间的转换
- ■为减少处理环节,人们提出了补码乘法,该方法由英国人布斯于1950年发明,又称为布斯(Booth)算法。

# 补码一位乘法

1) 被乘数X符号任意, 乘数Y为正

$$[X]_{\dot{A}\dot{h}} = X_{0}.X_{1}X_{2}...X_{n} \qquad [Y]_{\dot{A}\dot{h}} = 0.Y_{1}Y_{2}...Y_{n}$$

$$[X]_{\dot{A}\dot{h}} \times [Y]_{\dot{A}\dot{h}} = (2 + X) \times Y = (2^{n+1} + X) \times Y$$

$$= 2^{n+1}Y + XY$$

$$= 2 \times 2^{n} \times 0.Y_{1}Y_{2}...Y_{n} + XY$$

$$= 2 (Y_{1}Y_{2}...Y_{n}) + XY$$

$$= 2 + XY$$

$$= [X \times Y]_{\dot{A}\dot{h}}$$

$$[X \times Y]_{\dot{A}\dot{h}} = [X]_{\dot{A}\dot{h}} \times [Y]_{\dot{A}\dot{h}}$$

# 补码一位乘法

2) 被乘数[X]符号任意, 乘数[Y]为负数

$$[X]_{\dot{\imath}h} = X_{0}.X_{1}X_{2}...X_{n} \quad [Y]_{\dot{\imath}h} = 1.Y_{1}Y_{2}...Y_{n}$$

$$[Y]_{\dot{\imath}h} = 2 + Y \qquad Y = [Y]_{\dot{\imath}h} - 2 = 0.Y_{1}Y_{2}...Y_{n} - 1$$

$$[X \times Y]_{\dot{\imath}h} = [X \times (0.Y_{1}Y_{2}...Y_{n} - 1)]_{\dot{\imath}h}$$

$$= [X \times 0.Y_{1}Y_{2}...Y_{n} - X]_{\dot{\imath}h}$$

$$= [X \times 0.Y_{1}Y_{2}...Y_{n}]_{\dot{\imath}h} - [X]_{\dot{\imath}h}$$

$$= [X]_{\dot{\imath}h} \times 0.Y_{1}Y_{2}...Y_{n} - [X]_{\dot{\imath}h}$$

$$= [X]_{\dot{\imath}h} \times 0.Y_{1}Y_{2}...Y_{n} - Y_{0}[X]_{\dot{\imath}h}$$

#### 补码一位乘法

$$[X \times Y]_{\hat{A}\hat{h}} = [X]_{\hat{A}\hat{h}} \times 0. Y_1 Y_2 ... Y_n - Y_0 [X]_{\hat{A}\hat{h}}$$

$$= [X]_{\hat{A}\hat{h}} \times (-Y_0 + 0. Y_1 Y_2 ... Y_n)$$

$$= [X]_{\hat{A}\hat{h}} \times (-Y_0 + Y_1 2^{-1} + Y_2 2^{-2} + ... Y_n 2^{-n})$$


$$= [X]_{\hat{A}\hat{h}} \times [-Y_0 + (Y_1 - Y_1 2^{-1}) + (Y_2 2^{-1} - Y_2 2^{-2}) + ... (Y_n 2^{-n+1} - Y_n 2^{-n})]$$

$$= [X]_{\hat{A}\hat{h}} \times [Y_1 - Y_0 + (Y_2 - Y_1) 2^{-1} + (Y_3 - Y_2) 2^{-2} + ... (0 - Y_n) 2^{-n}]$$

$$= XY = X \times [Y_1 2^{-1} + Y_2 2^{-2} + ... Y_n 2^{-n}]$$


#### 原码乘法

# 补码一位乘法流程图 (booth—位乘法)



- n+1次加法
- n次移位
- 符号位参与运算
- 不需单独计算符号位

#### 补码乘法举例





- $[-X]_{*}=1.0011$
- Y<sub>n+1</sub>Y<sub>n</sub>决定累加值

算术右移



# 补码一位乘法流程与硬件逻辑





 $\{\Sigma,Y\}=\{\Sigma+(Y_{n+1}-Y_n)[X]_{i},Y\}/2$  算术右移


## 习题

X=0.1001, Y=-0.1011, XY的原码一位乘法?

X=0.1001, Y=-0.1011, XY的补码一位乘法?

# 习题

X=0.1001, Y=-0.1011, XY的原码一位乘法?






#### X=0.1001, Y=-0.1011, XY的补码一位乘法?

部分积	乘数	说明
0 0.0 0 0 0	101010	初始值,乘数最后位补一个0
1 1.0 1 1 1		$+ [-X]_*$
1 1.0 1 1 1		-1-(右移 1位)
1 1.1 0 1 1	1 1 0 1 <u>0 1</u>	
0 0.1 0 0 1		$+ \lfloor X \rfloor_{i \nmid i}$
0 0.0 1 0 0		1_
0 0.0 0 1 0	0 1 1 0 1 0	
1 1.0 1 1 1		$+ [-X]_{*h}$
1 1.1 0 0 1		1_
1 1.1 1 0 0	1 0 1 1 0 1	
0 0.1 0 0 1		$+ [X]_{\dagger}$
0 0.0 1 0 1		1_
0 0.0 0 1 0	$1 \ 1 \ 0 \ 1 \ 1 \ 0$	
1 1.0 1 1 1		$+ [-X]_{*}$
1 1.1 0 0 1	1 1 0 1	


# 3.3 定点乘法运算

- 3.3.1 原码一位乘法
- 3.3.2 补码一位乘法
- 3.3.3 阵列乘法器
- **3.3.4 补码阵列乘法器**
- 3.3.5 乘法器性能优化




# 阵列乘法器

- 原码、补码一位乘法主要是通过加法器的循环累加计算多个位积和求解乘积的,速度较慢。
- 为提高多个位积求和的速度,可以采用 **硬件的方式**实现阵列乘法器。其基本思想是采用类似**手动乘法运算**的方法,用 大量**与门阵列**同时产生手动乘法中的各 乘积项,同时将**大量一位全加器**按照手动 乘法运算的需要构成全加器阵列。




# 二进制手工乘法运算




先计算相加数,然后逐列相加

# 一位乘法逻辑实现

- R=X\*Y
  - □ 1 × 1 = 1
  - $\square$  1 × 0 = 0
  - $\bigcirc$  0 × 1 = 0
  - $\bigcirc$  0 × 0 = 0
- **与门**实现一位乘法
- 25个与门并发
- 一级门延迟,生成所有相加数




# 横向进位无符号阵列乘法器



包括20个全加器FA,全加器从上到下分为5行,前4行内的全加器没有进位依赖关系,行内全加器可并行,时间延迟为全加器的时间延迟6T。


# 横向进位无符号阵列乘法器



- 行与行之间有进位依赖关系, 最下面一行的全加器是n-1=4位串行加法器,串行加法器的时间延迟是[2(n-1)+4]T=12T, 所以总时间延迟为 1T+(n-1)x6T+[2(n-1)+4]T=(8n-3)T=37T。
- 相比 n位串行加法器的(2n+4)T, 阵列乘法器的时间延迟并没有到n量级,有4倍左右的速度差异。


# 3.3 定点乘法运算

- 3.3.1 原码一位乘法
- 3.3.2 补码一位乘法
- 3.3.3 阵列乘法器
- 3.3.4 补码阵列乘法器
- 3.3.5 乘法器性能优化



## 3.3 定点乘法运算

- 3.3.1 原码一位乘法
- 3.3.2 补码一位乘法
- 3.3.3 阵列乘法器
- **3.3.4 补码阵列乘法器**
- 3.3.5 乘法器性能优化




# 本章主要内容

- 3.1 计算机中的运算
- 3.2 定点加/减法运算
- 3.3 定点乘法运算
- 3.4 定点除法运算
- 3.5 浮点运算
- 3.6 运算器



# 除法手工运算



- 0.001011
- 0.00001110
- 0.00001011

余数 0.0000011

#### 关键是判断是否够减?

- ■不够减,商上0,
- ■够减,商上1,求余数
- ■除数右移一位
- 继续按规则上商直至所需位数

# 恢复余数除法 (绝对值)

- 如何判断是否够减:在原码恢复余数法中,比较被除数(余数)与除数的大小是用减法实现的,相减结果为正(符号位为0)说明够减,商上1;相减结果为负(符号位为1)说明不够减,商上0。
- 当商上1时,减法得到的差值就是余数,可以继续进行后续的除法操作。
- 恢复余数法: 但商上0时表明不够减,减法得到的余数是负数,因此需要 将余数加上除数,即将余数恢复成比较操作之前的数值。

# 恢复余数法



$$X=0.1001$$

Y=0.1011

求X ÷ Y

- [-Y]<sub>\*</sub>=1.0101
- 恢复余数法的运算过程:比较一→上商(商 为0时还需要恢复余数)→左移→比较,直 到商达到规定的位数为止。
- 一般商的位数与除数的位数相同。

被除数/余数R	上商位Q <sub>n</sub>	说明
00.1001		
[-Y] + 11.0101		
<b>11</b> .1110	0	$R<0,Q_n=0,1$
+ 00.1011		
00.1001		
$\leftarrow 01.0010$		R=2R-Y
[-Y] + 11.0101		
00.0111	0.1	$R>0,Q_n=1$
← 00.1110		R=2R-Y
[-Y] + 11.0101		
00.0011	0.1 <mark>1</mark>	$R>0,Q_n=1$
← 00.0110		R=2R-Y
[-Y] + 11.0101		
<b>11</b> .1011	0.110	$R<0,Q_n=0,+Y$
+ 00.1011		
00.0110		
← 00.1100		R=2R-Y
[-Y] + 11.0101		
00.0001	0.1101	$R>0,Q_n=1$

## 恢复余数乘法问题

- 需要进行恢复余数的操作
  - □ 余数是负数,必须恢复余数
  - □ 绝对值运算,余数不可能是负数
- 恢复余数的操作次数不确定
  - □运算时间不固定
  - □ 最慢除法 (每次都不够除) , 拖慢除法速度
- 实际应用通常采用不恢复余数除法

## 不恢复余数

- 不恢复余数法:不够减时不需要恢复余数,而根据余数符号进行不同的运算处理。
- 运算步数固定,控制简单,有效提高了除法运算速度。

# 不恢复余数法

■ 设某次余数为R<sub>i</sub>,求下位商需将R<sub>i</sub>左移一位,再减去除数Y进行比较,此过程可表示为

$$2R_i - Y$$

■ 余数R<sub>i</sub>小于0时商上0,需要恢复余数,左移一位,再减除数Y比较

$$(2R_i + Y) - Y = 2R_i + Y$$

■ **不恢复余数法:** 当余数为正时,商上1,余数左移一位,减去除数。当余数为负时,商上0,余数左移一位,加上除数。

## 不恢复余数法




$$X=0.1001$$

Y=0.1011

- **■** [-Y]<sub>₹</sub>=1.0101
- 当余数为正时,商上1,余数左移一位,减去除数。 当余数为负时,商上0, 余数左移一位,加上除数。

被除数/余数R	上商位Qn	说明
00.1001		-Y
[-Y] + 11.0101		
<b>11</b> .1110	0	$R<0,Q_n=0$
← 11.1100		R=2R+Y
[Y] + 00.1011		
00.0111	0.1	$R>0,Q_n=1$
← 00.1110		R=2R-Y
[-Y] + 11.0101		
00.0011	0.1 <mark>1</mark>	$R>0,Q_n=1$
←00.0110		R=2R-Y
[-Y] + 11.0101		
<b>11</b> .1011	0.110	$R<0,Q_n=0$
← 11.0110		R=2R+Y
[Y] + 00.1011		
00.0001	0.1101	$R>0,Q_n=1$

# 不恢复余数法逻辑实现




# 习题

X=0.1011,Y=0.1101,用恢复余数法求X/Y

X=0.1011,Y=0.1101,

 $[Y]_{\uparrow h} = 00.1101,$  $[-Y]_{\uparrow h} = 11.0011,$ 



X/Y=0.1101, 余数=0.0111 x2<sup>-4</sup>

# 本章主要内容

- 3.1 计算机中的运算
- 3.2 定点加/减法运算
- 3.3 定点乘法运算
- 3.4 定点除法运算
- 3.5 浮点运算
- 3.6 运算器



### 浮点运算

- 浮点数比定点数表示的范围大,有效精度也更高,更适合于工程计算。
- 数据运算处理过程比较复杂,硬件成本高,运算速度也慢一些。
- 浮点数常采用规格化数进行运算。

## 浮点运算

阶码和尾数均采用补码

$$X=2^{E_X}M_X$$

$$Y = 2^{E_y} M_y$$

$$X = 2^{E_x} M_x$$
+  $Y = 2^{E_y} M_y$ 
???????

- 当E<sub>x</sub>=E<sub>y</sub>时,尾数部分直接运算即可得到浮点形式的运算结果。
- = 但当 $\mathbf{E}_{\mathbf{x}} \neq \mathbf{E}_{\mathbf{y}}$ 时,必须先设法让两个阶码相等后才能进行尾数部分的运算。
- 使阶码相等的过程称为**对阶**,对阶完成后即可进行尾数的加减法运算

# 浮点数加减法五步骤

- ■对阶
- 尾数求和
- 规格化
- ■溢出判断
- 舍入

### 对阶

- 对阶 (使得尾数可以直接相加)
- 对阶的原则:是小的阶码向大的阶码看齐,这是因为小阶码数值增大时,尾数部分会右移,舍去的是尾数的低位部分,只有很小的精度影响。而如果让大阶码向小阶码看齐,则尾数部分需进行左移,将会丢失尾数的高位部分,会严重影响运算精度和结果的正确性。
- 例子2<sup>8</sup>\*(0.11000) + 2<sup>6</sup>\*(0.00111)

大对小 or 小对大 ?

大阶对小阶  $2^{8*}(0.11000) \rightarrow 2^{6*}(11.000)$  溢出

小阶对大阶  $2^{6*}(0.00111) \rightarrow 2^{8*}(0.0000111)$ 

# 对阶

对阶的两个步骤。

- ①求阶差:
- ②阶码的调整与尾数的移位。尾数右移时通常将最低位的移出位暂时保留,称为**保留附加位**。保留附加位参与中间运算以提高运算精度,尾数运算结束,结果规格化后再进行舍入。


## 尾数运算

对阶完成后可按照定点数的补码加减运算法则执行尾数加减操作。

## 运算结果规格化

- 结果规格化就是使运算结果成为规格化数。
- 让尾数的符号位扩展为**双符号位**,当尾数运算结果**不是11.0.或00.1**的形式时,应进行相应的规格化处理。
- 当尾数符号位为01 或10时,运算结果上溢,需要**向右规格化**,且只需将尾数右移一位,同时将结果的阶码值加1。
- 当尾数运算结果为 11.1或00.0. .时需要**向左规格化**,而且左移次数不固定,与运算结果的形式有关。向左规格化时尾数连同符号位一起左移,直到尾数部分出现11.0...或00.1...的形式为止。向左规格化时阶码做减法,左移多少位就减多少。

## 舍入处理



- 右规后低位部分丢失了一位,产生误差
- **■** 舍入方法: **末位恒置1法、0舍1入**
- **末位恒置1法**:只要因移位而丢失的位中有一位是1,就把运算结果的最低位置1,而不管最低位原来是0还是1。
- 0舍1入法:当丢失位数的最高位是1时将尾数的末位加1。注意舍入操作可能会破坏规格化结果,所以舍入操作后还需要再次进行规格化处理。

## 溢出处理

■ 由于浮点数中阶码的位数决定数的表示范围,因此对浮点运算而言, 当**阶码出现溢出时才表示运算结果溢出**,即当阶码的符号位为01和 10时才表示运算结果溢出。当为01时,置溢出标志,反之置运算结 构机器零

## 浮点运算举例

■例1 两浮点数  $x = 2^{101} \times 0.11011011$ ,  $y = 2^{111} \times (-0.10101100)$ 。假设尾数 在计算机中以补码表示,可存储10位尾数,2位符号位,阶码以补码表示,双符号位,求 x + y。

#### 解:将x,y转换成浮点格式

 $[x]_{\beta} = 00101, 00.11011011$ 

 $[Y]_{?} = 00111, 11.01010100$ 

步骤1:对阶,阶差为  $E_x - E_y = [E_x]_{i} + [-E_y]_{i}$ 

 $[-E_y]_{i}=11001$   $E_x-E_y=00101+11001=11110=-2<0$ 

小阶对大阶, X阶码加2, 尾数右移2位

 $[x]_{\beta} = 00111,00.0011011011$  **保留位** 

### 浮点运算举例

```
[x]_{\beta} = 00111, 00.0011011011 保留位
```

 $[Y]_{?} = 00111, 11.01010100$ 

#### 步骤2: 尾数求和

[X+Y]<sub>洋</sub> = 00111, 11.10001010<u>11</u> 保留位参与运算

#### 步骤3: 结果规格化

[X+Y]<sub>浮</sub> = 00110, 11.00010101<u>1</u> 非规数, 左归1位, 阶码减1, 保留位?

#### 步骤4: 舍入处理

 $[X+Y]_{\beta} = 00110, 11.00010110$  (0\mathrm{\text{c}}1\text{u}\text{\text{b}})

#### 步骤5: 溢出判断

 $[X+Y]_{?} = 2^{110} \times (-0.11101011)$  无溢出

#### IEEE 754 溢出例子

- IEEE754 浮点数的阶码采用移码表示,而尾数采用原码表示,且尾数的最高位隐藏,因此,IEEE754 浮点数的加减运算会有如下不同。
  - (1)对阶和规格化过程中,阶码的运算采用移码的加减运算规则。
  - (2)尾数的运算采用原码运算规则,且隐藏位要参与尾数运算。
  - (3)隐藏位参与尾数规格化判断及尾数规格化过程。

## IEEE 754 溢出例子


#### (4)舍入处理, IEEE754中主要有以下4种舍入方式。

- 就近舍入,舍入为最近可表示的数,如果数据正好处于两个可表示的中间则向偶数舍入。
- · 朝正∞方向舍入, 总是取右侧最近的可表示的数。
- · 朝负∞方向舍入, 总是取左侧最近的可表示的数。
- 朝0方向舍入,直接丢弃多余位,也称为截去法。

(5)溢出判断。浮点运算的溢出可通过阶码的溢出来判断。对IEEE754单精度浮点数而言,向右规格化使阶码为全1(即11111111, 真值为128)时发生规格化上溢。向左规格化使阶码为全0时发生规格化下溢。

#### IEEE 754 溢出例子

X = 00C0 0000 Y= 0080 0000 求X-Y?



- 阶码相同, E=1, 尾数还原隐藏位后运算□ 1.1-1.0 = 0.1
- 非规数,尾数左移一位,阶码减一
- 阶码为0, 非规格化数, 运算下溢

## 浮点数乘法运算

如: 
$$X=2^m \times M_x$$
  $Y=2^n \times M_y$  
$$X \times Y = (2^m \times M_x) \times (2^n \times M_y) = 2^{m+n} \times (M_x \times M_y)$$

#### 1. 阶码相加

阶码相加可能产生溢出,要进行溢出判断,如溢出计算机要进行处理

#### 2. 尾数相乘

尾数相乘可得积的尾数,可按定点乘法运算方法运算

#### 3. 结果规格化

可按浮点加/减法运算规格化方式处理, 舍入方式也相同

## 浮点数除法运算

如: 
$$X=2^m \times M_x$$
  $Y=2^n \times M_y$  
$$X \times Y = (2^m \times M_x) \div (2^n \times M_y) = 2^{m-n} \times (M_x \div M_y)$$

#### 1. 尾数调整

如被除数尾数大于除数尾数 (绝对值),则将被除数尾数右移一位,阶码+1

#### 2. 阶码求差

商的阶码等于被除数的阶码减去除数的阶码

#### 3. 尾数相除

以被除数的尾数除以除数的尾数以获得商的尾数,尾数相除与定点除法运算相同

# 习题

X=2<sup>010</sup>•0.11011011, Y=2<sup>100</sup>•(-0.10101100), 求X+Y

## 习题

```
X=2<sup>010</sup>•0.11011011, Y=2<sup>100</sup>•(-0.10101100)
计算过程:
```

- ①对阶操作: 阶差△E=[Ex]补+[-Ey]补=00010+11100=11110 X阶码小,Mx右移2位,保留阶码E=00100 [Mx]补=00 00110110 11
- ②尾数相加: [Mx]补+[My]补=00 00110110 <u>11</u>+11 01010100 =11 10001010 <u>11</u>
- ③规格化操作: 左规,移一位,结果=11 00010101 <u>10</u> 阶码减1,E=00011
- ④舍入: 附加位最高位为1,在结果的最低位+1, 得新结果[M]补=11 00010110,M=-0.11101010
- ⑤判溢出: 阶符为00,不溢出,最终结果为 X+Y=2<sup>011</sup>·(-0.11101010)

# 本章主要内容

- 3.1 计算机中的运算
- 3.2 定点加/减法运算
- 3.3 定点乘法运算
- 3.4 定点除法运算
- 3.5 浮点运算
- 3.6 运算器



- 计算机中的各类算术运算都可以由最基本的**定点加法**和移位运算迭代实现
- 采用数字逻辑电路自动实现,将逻辑运算、移位运算、各种算术运算的逻辑实现集成在一起就可以构成CPU中的运算器运算器是对数据进行加工处理的部件,它是CPU中的重要组成部分,具体可分为**定点运算部件**和**浮点运算部件**。


- **定点运算部件**:算术逻辑运算单元(Arithmetic Logic Unit, ALU),可以进行定点数据的逻辑、移位、算术运算。
- **浮点运算部件(Float Point Unit, FPU)**: 浮点数的算术运算。

## 定点运算器

一般包含如下几个基本部分: 算术逻辑运算单元、通用寄存器组、 输入数据选择电路、输出数据控制电路等

#### **ALU**

- ■算术逻辑运算单元(ALU)是对**定点数据进行加工处理**的纯组合逻辑电路
- ■包括**算术运算和逻辑运算**,也常作为数据传送的通路。





# ALU设计

ALU是计算机的核心部件,能实现的基本功能包括**加、减等算术运算**和**与、或、非等逻辑运算**。实现上述算术运算和逻辑运算功能的部件就是构造ALU的基本单元。


非	与	或	异或	多路选择
	$a \longrightarrow c$	$a \longrightarrow c$	$a \rightarrow b \rightarrow c$	$ \begin{array}{c} a & 0 \\ b & 1 \end{array} $
c = ~a	c = a & b	c = a   b	c = a ^ b	c = (s==0)?a,b

# 简单运算






# 1位ALU



- · AluOp为2位运算选择码,
- 当AluOp=0时, ALU 完成 逻辑与运算;
- 当AluOp=1时,完成逻辑或 运算;
- 当AluOp=2时, Sub 信号应通过相关逻辑译码为 0。通过相关逻辑译码为 b.通过二路选择器选择b进入全加器,运算结果为a+b,
- 当 AluOp=3 时, ALU完成 减法运算。


# 多位ALU



- 多个1位ALU按进位链串联即可得到n位的ALU
- 进行多位减法时,最低位进位位应该置1,也就是要将Sub信号连接到低位ALU的进位输入端,实现末位加1的功能。

# 算术逻辑运算单元ALU组成...

- ALU的输出除运算结果result 外, 还包括若干**状态标志位**,常见的状态标志位如下。
  - □ ZF (结果为零)
  - □ SF (结果为负数)
  - □ CF (进位/借位)
  - □ OF (有符号溢出)



大萝卜喊你去做实验



# 通用寄存器组


- **暂时存放参加运算的数据和运算结果**,尽量减少指令执行过程中访问主存的次数,以提高运算速度。
- **作为状态寄存器**,保存运算过程中设置的状态,如进位、溢出、结果为负等。 这些状态可用于程序执行流程的控制。
- **可作为变址寄存器、堆栈指示器使用**。不同的计算机对这组寄存器的使用情况和设置个数不相同。

# 运算器的结构

■ 运算器的基本结构与运算器中的总线结构以及运算器各部件与总线的 连接方式紧密相关,不同的连接构成不同的数据通路,形成不同结构 的运算器。


- 单总线
- 双总线
- 三总线

单总线结构中的数据通路




- 所有部件都与内部总线IB(Internal Bus)连接。
- 同一时刻总线上只能传输一个数据,
- 在ALU 输入端设置LA、LB 两个缓冲寄存器。
   通过总线分时将两个寄存器操作数分别送入LA、LB缓冲器,只有两个操作数同时出现在ALU的输入端,ALU才能正确执行相应运算。
- 运算结果可通过总线存入通用寄存器或缓冲器 LA或LB中。
- 单总线结构需要两个缓冲器

- 双总线结构与运算通路1



- ALU与通用寄存器堆都连接在总线IB1 和IB2上,通用寄存器堆有两个输出端口,可以通过两组总线分别将两个寄存器操作数同时加载到 ALU 的两个输入端。
- 双总线结构运算器完成运算需要两个时钟周期:
  - 第1个时钟周期给出Ri→IB1、Ri→IB2信号来分别 输出两个寄存器操作数,同时给出 ALU运算控制信 号AluOp来控制数据进行正确的运算,时钟到来时 运算结果会自动写入缓冲寄存器L中;
  - 第2个时钟周期将L中的数据送入IB1总线,在时钟信号的配合下将数据写回通用寄存器中。

三总线结构与运算通路



- 操作部件连接在3组总线上,可同时通过3组总线 传输数据(包括两个寄存器操作数和一个运算结果)。
- 在时钟周期配合下完成运算,整个运算只需要一个时钟周期,速度是3种结构中最快的,且不需要缓冲寄存器。
- 通用寄存器堆需要提供两个读端口、一个写端口。

- 单总线, 2个锁存器, 3个时钟周期
- 双总线,1个锁存器,2个时钟周期
- 三总线,0个锁存器,1个时钟周期
- 总线越多,性能越好