#### Examen 4, 5 y 6. VLSI. Individual.

Examen 4: Escritura de código VHDL, Examen 5: Resolución de problemas por tiempo. Examen 6: abstracción y trabajo individual

Problema: SDRAM de tarjeta de10-lite. Crear proyecto que contenga los procesos adecuados y que utilice la plantilla de estados adecuadamente.

Duración: Máximo de calificación x hora. 1 hora: para sacar 10, 1 hr15 para sacar 9, 1h30 para sacar 8, 1h40 para sacar 7, 1h50 para sacar 6. Después ya es 5.

#### Rúbrica

- 1) Escribió código adecuado para tabla de verdad de "comandos" (1 pto.)
- 2) Escribió código adecuado para tabla de verdad de "DQM" (1 pto.)
- 3) Escribió código adecuado para tabla de verdad de "CKE" (1 pto.)
- 4) Escribió código adecuado para tabla "funcional" con TODOS los estados (2 ptos)
  - a. Escribió código adecuado para tabla de verdad de "idle" (1 pto.)
  - b. Escribió código adecuado para tabla de verdad de "Row active" (1 pto.)
  - c. Escribió código adecuado para tabla de verdad de "Read" (1 pto.)
  - d. Escribió código adecuado para tabla de verdad de "Pre.." (1 pto.)
  - e. Escribió código adecuado para tabla de verdad de "Row active" (1 pto.)
  - f. Escribió código adecuado para tabla de verdad de "write recover" (1 pto.)
  - g. Escribió código adecuado para tabla de verdad de "write recover + Pre.." (1 pto.)
  - h. Escribió código adecuado para tabla de verdad de "refresh" (1 pto.)
  - i. Escribió código adecuado para tabla de verdad de "mode register" (1 pto.)
- 5) Escribió código adecuado para TOP (2 ptos.)
- 6) Realizo conexiones PINs a tarjeta FPGA (1 pto.)
- 7) Mostró RTL final (1 pto.)
- 8) Envió proyecto es RAR o ZIP a classroom antes del tiempo vencido (1 pto.)
- 9) Realizó pruebas de funcionamiento (1 pto.)

Total de puntos: 20 para sacar 10 de calificación


#### **DATOS NECESARIOS A SABER:**

Se tiene una memoria en chip de 1,638Kbit M9K

Que se puede organizar en 16Mx32, 32Mx16, 64Mx8, 512Mb

El reloj debe estar a 200 o 166 o 143mhz en lógica positiva


Enseguida se muestran las conexiones



#### Con los PINS

			DRAM DQ0	PIN_Y21	SDRAM Data[0]	Signal Name	FPGA Pin No.	Description
			DRAM DQ1	PIN_Y20	SDRAM Data[0]	DRAM_ADDR0	PIN_U17	SDRAM Address[0]
DRAM BA0	PIN_T21	SDRAM Bank Address[0]	DRAM DQ2	PIN AA22	SDRAM Data[2]	DRAM_ADDR1	PIN_W19	SDRAM Address[1]
DRAM BA1	PIN_T22	SDRAM Bank Address[1]	DRAM_DQ3	PIN_AA21	SDRAM Data[3]	DRAM_ADDR2	PIN_V18	SDRAM Address[2]
DRAM LDQM	PIN V22	SDRAM byte Data Mask[0]	DRAM_DQ4	PIN_Y22	SDRAM Data[4]	DRAM_ADDR3	PIN_U18	SDRAM Address[3]
DRAM UDQM	PIN J21	SDRAM byte Data Mask[1]	DRAM_DQ5	PIN_W22	SDRAM Data[5]	DRAM_ADDR4	PIN_U19	SDRAM Address[4]
DRAM_RAS_N	PIN_U22	SDRAM Row Address Strobe	DRAM_DQ6	PIN_W20	SDRAM Data[6]	DRAM_ADDR5	PIN_T18	SDRAM Address[5]
DRAM_CAS_N	PIN U21	SDRAM Column Address Strobe	DRAM_DQ7	PIN_V21	SDRAM Data[7]	DRAM_ADDR6	PIN_T19	SDRAM Address[6]
DRAM_CKE	PIN_N22	SDRAM Clock Enable	DRAM_DQ8	PIN_P21	SDRAM Data[8]	DRAM_ADDR7	PIN_R18	SDRAM Address[7]
DRAM CLK	PIN L14	SDRAM Clock	DRAM_DQ9	PIN_J22	SDRAM Data[9]	DRAM_ADDR8	PIN_P18	SDRAM Address[8]
DRAM_WE_N	PIN V20	SDRAM Write Enable	DRAM_DQ10	PIN_H21	SDRAM Data[10]	DRAM_ADDR9	PIN_P19	SDRAM Address[9]
DRAM_CS_N	PIN_U20	SDRAM Chip Select	DRAM_DQ11	PIN_H22	SDRAM Data[11]	DRAM_ADDR10	PIN_T20	SDRAM Address[10]
		Disposition of the Committee of the Comm	DRAM_DQ12	PIN_G22	SDRAM Data[12]	DRAM_ADDR11	PIN_P20	SDRAM Address[11]
			DRAM_DQ13	PIN_G20	SDRAM Data[13]	DRAM_ADDR12	PIN_R20	SDRAM Address[12]
			DRAM_DQ14	PIN_G19	SDRAM Data[14]			
			DRAM_DQ15	PIN_F22	SDRAM Data[15]			

La tarjeta de10 lite contiene este CHIP




#### Se tiene:

- 1) Datos: DQ [15 .. 0] a D[15..0]
- 2) Direcciones ADDR [12..0] a A[12..0]
- 3) Selector de banco de direcciones de 2bits BA[1] y Ba[0] (Activo: 00, Read: 01, Write:10, Precarga:11)
- 4) CLK entrada de reloj
- 5) Habilitador de reloj. Si CKE=1 valido sino invalido (suspendido)
- 6) Mascara de los datos de entrada y de salida DQM.
  - a. Lectura: si DQML y DQMH=1 es buffer habilitado,
  - b. Escritura si es =0 se puede escribir
- 7) Habilitador de escritura WE\_N a WE depende de RAS' y WE'
- 8) Comando de dirección de columna CAS N a nCas depende de RAS' y WE'
- 9) Comando de dirección de renglón RAS\_N a nRAS
- 10) El chip select, cuando el dispositivo es habilitado, CS\_N es nCS si es=0 sino deshab.

FAVOR DE ABRIR EL DATA SHEET PARA VER MEJOR LAS IMÁGENES SIGUIENTE QUE FUERON PEGADAS DE AHÍ.

## STATE DIAGRAM



## COMMAND TRUTH TABLE

	CKE									A12, A11
Function	n – 1	n	CS	RAS	CAS	WE	BA1	BA0	A10	A9 - A0
Device deselect (DESL)	Н	×	Н	×	×	×	×	×	×	×
No operation (NOP)	Н	×	L	Н	Н	Н	×	×	×	×
Burst stop (BST)	Н	×	L	Н	Н	L	×	×	×	×
Read	Н	×	L	Н	L	Н	V	V	L	V
Read with auto precharge	Н	×	L	Н	L	Н	٧	٧	Н	٧
Write	Н	×	L	Н	L	L	٧	V	L	٧
Write with auto precharge	Н	×	L	Н	L	L	٧	V	Н	V
Bank activate (ACT)	Н	×	L	L	Н	Н	V	٧	V	V
Precharge select bank (PRE	) H	×	L	L	Н	L	V	V	L	×
Precharge all banks (PALL)	Н	×	L	L	Н	L	×	×	Н	×
CBR Auto-Refresh (REF)	Н	Н	L	L	L	Н	×	×	×	×
Self-Refresh (SELF)	Н	L	L	L	Ľ.	Н	×	×	×	×
Mode register set (MRS)	Н	×	L	L	L	L	L	L	L	V

Note: H=VIH, L=VIL X= VIH or VIL, V = Valid Data.

## DQM TRUTH TABLE

	CKE				
Function	n-1	n	DQMH	DQML	
Data write / output enable	Н	×	L	L	
Data mask / output disable	Н	×	Н	Н	
Upper byte write enable / output enable	Н	×	L	×	
Lower byte write enable / output enable	Н	×	×	L	
Upper byte write inhibit / output disable	Н	×	Н	×	
Lower byte write inhibit / output disable	Н	×	×	Н	

Note:

#### **CKE TRUTH TABLE**

	CKE						
Current State /Function	n – 1	n	CS	RAS	CAS	WE	Address
Activating Clock suspend mode entry	Н	L	×	×	×	×	×
Any Clock suspend mode	L	L	×	×	×	×	×
Clock suspend mode exit	L	Н	×	×	×	×	×
Auto refresh command Idle (REF)	Н	Н	L	L	L	Н	×
Self refresh entry Idle (SELF)	Н	L	L	L	L	Н	×
Power down entry Idle	Н	L	×	×	×	×	×
Self refresh exit	L	Н	L	Н	Н	Н	×
NOTIFICATE TO PROTECT SOUTH VICTORIAN VICTORIA	L	Н	Н	×	×	×	×
Power down exit	L	Н	×	×	×	×	×

Note: H=VIH, L=VIL X= VIH or VIL, V = Valid Data.

<sup>1.</sup>  $H=V_{IH}$ ,  $L=V_{IL}$   $x=V_{IH}$  or  $V_{IL}$ , V=Valid Data.

<sup>2.</sup> x16 options shown. x32 DQM0-DQM3 is similar in function.

# FUNCTIONAL TRUTH TABLE

Current State	ČS.	RAS	CAS	WE	Address	Command	Action
idle	Н	X.	X	X	×	DESL	Nop or Power Down™
	L	н	H	Н	x	NOP	Nop or Power Down <sup>(6)</sup>
	L.	Н	Н	L	X	BST	Nop or Power Down
	L	H	L	Н	BA, CA, A10	READ/READA	ILLEGAL IT
	L	H.	E	L	A, CA, A10	WRITI WRITA	ILLEGAL®
	L	t	Н	Н	BA, FIA	ACT	Row activating
	L	L.	Н	L	BA, A10	PREFALL	Nop
	L	L	L	H	X	REF/BELF	Auto refresh or Self-refresh <sup>(t)</sup>
	L	L	L	L	OC, BA1-L	MRS	Mode register set
Row Active	н	X	X	X	X	DESL	Nop
	L	H	H	н	X	NOP	Nop
	L	H	H	L	x	BST	Nop
	L	H.	L	Н	BA, CA, A10	READ/READA	Begin read <sup>ps</sup>
	L	H	L	L	BA, CA, A10	WRIT/ WRITA	Begin write =
	1	L,	H	H	BA, FIA	ACT	ILLEGAL R
	L	L	Н	L	BA, A10	PREPALL	Precharge Precharge all banks <sup>(6)</sup>
	L	1.	L	Н	X	REF/SELF	ILLEGAL
	L	L	L	L	OC, BA	MRS	ILLEGAL
Read	H	х	X	х	х	DESL	Continue burst to end to Row active
	L	н	Н	н	×	NOP	Continue burst to end. Row Row active
	L	H	H	L	X	BST	Burst stop, Row active
	L	н	L	Н	BA, CA, A10	READ/READA	Terminate burst, begin new read of
	1	н	1	1	BA, CA, A10	WRITWRITA	Terminate burst, begin write <sup>(7)8)</sup>
	L	L	H	3H	BA, FIA	ACT	ILLEGAL.**
	L	Ł	Н	Ł	BA, A10	PRE/PALL	Terminate burst Precharging
	L	L	L	н	X	REF/SELF	ILLEGAL
	L	L	L	L	OC, BA	MRS	ILLEGAL
Write	H	X	X	×	X	DESL	Continue burst to end Write recovering
	1.	н	Н	н	х	NOP	Continue burst to and Write recovering
	1.	H	H	L	X	BST	Burst stop, Row active
	L	н	L	H	BA, CA, A10	READ/READA	Terminate burst, start read : Determine AP (1.4
	L	н	L	L	BA, CA, A10	WRITWRITA	Terminate burst, new write : Determine AP P
	L	L.	H	н	BA, RA	HA ACT	ILLEGAL #
	L	L	H	L	BA, A10	PRE/PALL	Terminate burst Precharging
	L	L.	L	Н	X	REF/SELF	ILLEGAL
	T.	L	T.	L	OC, BA	MRS	ILLEGAL

Note: H-Vsr, L-Vs. x-Vsr or Vs., V = Velid Data, BA- Bank Address, CA+Column Address, RA-Row Address, OC- Op-Code

## FUNCTIONAL TRUTH TABLE Continued:

Current State	ÇS	RAS	CAS	WE	Address	Command	Action		
Read with auto Precharging	н	×	×	*	*	DESL	Continue burst to end, Precharge		
	L	L H H H x NOP		NOP	Continue burst to end, Precharge				
	L	H	H	E	×	BST	LLEGAL.		
	1	H	L	H	BA, CA, A10	READ/READA	LLEGAL PU		
	1	H	1.	L	BA, CA, A10	WHIT/ WHITA	ILLEGAL IIII		
	L	L	H	H	BA, RA	ACT	ILLEGAL <sup>(6)</sup>		
	L	L	H	L	BA, A10	PRE/PALL	LLEGAL (**)		
	1	L	1.	H	×	REF/SELF	ILLEGAL		
	L	L	1	I.	OC, BA	MRS	ILLEGAL		
Write with Auto Precharge	н	×	×	×	×	DESL	Continue burst to end, Write recovering with auto precharge		
	L	н	н	н	×	NOP	Continue burst to end, Write recovering with auto precharge		
	L	н	H	14	. ж	BST	ILLEGAL		
	L	H	1	H	BA, CA, A10	READ/READA	ILLEGALIII		
	1	H	1.	10	BA, CA, A10	WHIT/ WHITA	ILLEGAL IIII		
	L	L	H	н	BA, FIA	ACT	LLEGAL IVIII		
	L	L	H	1	BA, A10	PRE/PALL	LLEGAL RUS		
	1	L	L	H	*	REF/SELF	LLEGAL.		
	L	L	L	4	OC, BA	MRS	<b>LEEGAL</b>		
Precharging	н	×	×	×	×	DESL	Nop, Enter Idle after IRP		
0.000	1	H	H	н		NOP	Nop, Enter Idle after IRP		
	1	H	H	L	×	BST	Nop, Enter Idle after IRP		
	L	H	1	н	BA, CA, A10	READ/READA	ILLEGAL <sup>(R)</sup>		
	L	H	1	L	BA, CA, A10	WHITIWHITA	ILLEGAL (10)		
	1	L	H	H	BA, RA	ACT	ILLEGAL <sup>IR</sup>		
	L	L	H	L.	BA, A10	PRE/PALL	Nop Enteridie after tRP		
	L	L	L	H	×	REF/SELF	ILLEGAL		
	1	L	L.	1	OC, BA	MRS	ILLEGAL		
Row Activating	н	8.	×	- 8	K	DESL	Nop, Enter bank active after tRCD		
	L	H	H	H	×	NOP:	Nop, Enter bank active after (RCD		
	1	H	H	L	*	BST	Nop, Enter bank active after tRCD		
	L	Н	L	H	BA, CA, A10	READ/READA	LLEGAL <sup>m</sup>		
	L	H	1	E	BA, CA, A10	WRIT/WRITA	LLEGAL PI		
	1	L	H	H	BA, RA	ACT	LLEGAL (P)		
	1	L	H	L	BA, A10	PRE/PALL	ILLEGAL <sup>m</sup>		
	L	L	1	H	×	REF/SELF	LLEGAL		
	L	L	L	L	OC, BA	MRS	LLEGAL		

Note: H-Vir, L-Vir.x-Viri or Vir., V - Valid Data, BA- Bank Address, CA+Column Address, RA-Row Address, OC- Op-Code

## FUNCTIONAL TRUTH TABLE Continued:

Current State	CS	RAS	CAS	WE	Address	Command	Action	
Write Recovering	н	ж.	×.	×	×	DESL	Nop, Enfor row active after IDPL	
	1.	L H H H × NOP		NOP	Nop, Enter row active after tDPI			
	1.	H	H	L.	×	BST	Nop, Enter row active after IDPL	
	L	H	L	H	BA, CA, A10	READ/READA	Begin read **	
	1.	H	L	L	BA, CA, A10	WRIT/ WRITA	Begin new write	
	1	L	H	H	BA, RA	ACT	ILLEGAL III	
	1	L	H	t.	BA, A10	PRE/PALL	ILLEGAL 70	
	1.	LA.	L	H	×	REF/SELF	ILLEGAL	
	L.	L	L	L	OC, BA	MRS	ILLEGAL	
Write Recovering	н	- 10	K	×	×	DEBL	Nop, Enter precharge after tDPL	
with Auto	1	H	H	H	×	NOP	Nop, Enter precharge after IDPL	
Precharge	L	H	н	L	×	BST	Nop, Enter row active after tDPL	
	1	H	L	H	BA, CA, A10	READ/READA	ILLEGAL PATT	
	L	Н	L	L	BA, CA, A10	WHIT/WRITA	ILLEGAL (ILII)	
	1.	L	H	H	BA, RA	ACT	ILLEGAL RATE	
	1	E .	H	L	BA, A10	PREPALL	ILLEGAL ROS	
	L	L	L	H	×	REF/SELF	ILLEGAL	
	1	L	L	L	OC, BA	MRS	ILLEGAL	
Rollrosh	н	8.	N.	×	×	DESL	Nop, Enter Idle after tRC	
	L	H	н	×	×	NOP/BST	Nop, Enter idle after IRC	
	L	H	L	H	BA, CA, A10	READ/READA	ILLEGAL	
	L	H	L	L.	BA, CA, A10	WHIT/WRITA	ILLEGAL	
	L	L.	H	H	BA, RA	ACT	ILLEGAL	
	L	L	H	L	BA, A10	PRE/PALL	ILLEGAL	
	L	L	L	H	×	REF/SELF	ILLEGAL	
	1	L	L	L	OC, BA	MRS	ILLEGAL	
Mode Register	н	×	×.	×	×	DESL	Nop, Enter idle after 2 clocks	
Accessing	1.	H	н	H	- ×	NOP	Nop, Enter Idle after 2 clocks	
SAMINA II	1.	H:	H	L	×	BST	ILLEGAL	
	L	H	L	ж	BA, CA, A10	READWRITE	ILLEGAL	
	L.	L	×	×	BA, RA	ACT/PRE/PALL REF/MRS	ILLEGAL	

Note: H-Ver, L-Verx-Ver or Ver, V - Valid Data, BA- Bank Address, CA+Column Address, RA-Row Address, OC- Op-Code

## CKE RELATED COMMAND TRUTH TABLE!

Current State	Operation	CKE n-1	n	ত্ত	FAS	CAS	WE	Address
Salf-Rahesh (S.R.)	INVALID, CLK (n - 1) would exit S.R.	H	X	×	X	X	X	X
	Salf-Rafresh Recovery <sup>(5)</sup>	L	H	H	×	×	×	X
	Salf-Rafrash Recovery®	L	H	L	H	H	x	×
	Magai	L	H	L	H	L.	×	×
	flagal	L	H	L	10	×	×	×
	Maintain S.R.	L	L	x	×	×	x	×
Saf-Ratresh Recover	ry idla Aftar tric	H	H	H	X	×	X	X
	ide After tic	H	H	1.	H	H	×	×
	Hagal	H	H	1.	H	L	X	×
	flagal	H	H	L	100	X	X	×
	Bagin clock suspend next cycle?4	H	L	H	×	×	X	×
	Begin clock suspend next cycle <sup>(s)</sup>	H	L	L	H	H	x	×
	Negal	H	L	L	H	L	×	×
	Magal	H	L	L	L	x	X	×
	Exit clock suspend next cycle?	L	H	x	×	×	X	×
	Maintain clock suspend	6	t.	×	×	×	X	X
Power-Down (P.D.)	INVALID, CLK (n - 1) would set P.D.	H	X	X	X.	X	X	1
	EXIT PD> Idia <sup>(1)</sup>	1.	H	×	×	×	×	×
	Maintain power down mode	1.5	L	×	×	X	X	×
All Banks Idle	Refer to operations in Operative Command Table	H	H	H	×	X	X	-
	Hater to operations in Operative Command Table	19	H	L	H	×	×	_
	Refer to operations in Operative Command Table	H	H	1.	1.5	H	×	1.77
	Auto-Refrash	H	H	1.	L	L	14	×
	Rater to operations in Operative Command Table	H	H	Ł	1.0	L	L	Op - Cod
	Rater to operations in Operative Command Table	H	L	H	×	×	X	-
	Refer to operations in Operative Command Table	H	L	1.	H	×	X	-
	Refer to operations in Operative Command Table	H	L	L	L	H	×	1990
	Salt-Rafresh <sup>ra</sup>	H.	L	L	L.	L	14	×
	Refer to operations in Operative Command Table	H	L	1.	L .	L	L	Op - Cod
	Power-Down <sup>(a)</sup>	L	x	x	×	×	X	X
Any state	Refer to operations in Operative Command Table	H	H	X	×	×	X	X
other than	Bagin clock suspand next cycle <sup>14</sup>	H	L	×	×	×	×	×
isted above	Extl clock suspend next cycle	L	H	×	×	×	×	×
	Maintain clock suspend	L	1	x	X	×	×	×