«بــسمه تــعالـــي»

*آزمایش۱: توصیف مدار های پایه آزمایش ها و انجام شبیه سازی

شماره دانشجویی: ۹۸۳۱۱۱۸-۹۸۳۱۱۱۸ تاریخ: ۲۱ اسفند ۱۳۹۹ نام و نام خانوادگی: هلیا سادات هاشمی پور - روژینا کاشفی نام استاد: استاد خجسته دانا

هدف آزمایش:

آشنایی با نحوه مدل کردن مدارهای پایه آزمایشها در زبان VHDL و معرفی ساختارهای همروند

شرح آزمایش:


در این آزمایش از ما خواسته شده است که با توجه به کد های موجود در دستور کار، Test Bench مربوط به Full Adder (تمام جمع کنند)را بنویسیم.

full adder (تمام جمع کننده) سه بیت را با هم جمع می کند و حاصل جمع (s)و رقم نقلی(cout) را تولید می کند.

• جدول درستی تمام جمع کننده به شکل زیر می باشد.

Input			Output	
i٠	i١	Cin	S	Cout
•	•	•	•	•
•	•	1	1	•
•	1	•	1	•
•	1	1	•	1
١	•	•	1	•
1	•	1	•	1
1	1	•	•	1
1	1	1	1	1

حال با توجه به تست بنچ نوشته شده نمودار به صورت زیر می باشد .



همان طور که مشاهده می کنیم با توجه به جدول درستی می توان به درستی خروجی های حاصل در نرم افزار، پی برد.