

گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: هلیا تاج آبادی شماره دانشجویی: ۴۰۳۱۰۵۰۶۳

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل شده‌ی تقویت‌کننده به گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

پارامتر	مقدار
مقاومت بار خروجی (R_L)	50Ω
بهره حلقه بسته در ۱ kHz	$18 \leq A_{v, closed} \leq 22$
بازه مجاز مقاومت‌های R_g و R_f	$10k\Omega$ تا $200k\Omega$
سوییچینگ خروجی اصلی بدون clipping	$16V_{pp}$
راندمان طبقه خروجی در سوییچینگ $16V_{pp}$	$> 60\%$
THD در حالت عادی	$< 0.08\%$
THD در حضور منبع نویزی	$< 1\%$
توان مصرفی کل برای ورودی $50mV$ در ۱ kHz	$\leq 190mW$
مقاومت ورودی تفاضلی ($R_{in, diff}$)	$> 1M\Omega$
مقاومت خروجی (R_{out}) بدون R_L	$< 50\Omega$
ریپل دندانه‌اره‌ای منبع تغذیه در آزمون $PSRR$	$10mV$
هزینه مجاز مدار	≤ 200

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
$ A_{v,closed} $	۱۸ تا ۲۲	۱۹/۸۸
$V_{out,pp}$	$16V_{pp}$	۱۷/۴
η_{out}	$> 60\%$	۷۲٪
P_{total}	$\leq 190mW$	$140mW$
THD عادی	$< 0.08\%$	۰/۰۲۸٪
THD با منبع نویزی	$< 1\%$	۰/۰۴٪
$PSRR$	—	۱۲۰/۵
$R_{in,diff}$	$> 1M\Omega$	$167M$
R_{out}	$< 50\Omega$	$473m$
Cost	≤ 200	۱۴۵

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)


مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = 50\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی


در این بخش ساختار کلی مدار خود را توضیح دهید. از همان ساختار فاز اول که سیگنال ورودی را به زوج تفاضلی اعمال میکرد و برای بایاس ها هم از اینه جریان استفاده میکرد، همچنان استفاده کردم و توی طبقه اخر خروجی هم برای بایاس از یک اینه جریان دیگه استفاده کردم. میتونستم از همون اینه جریان که توی فاز اول و برای بخش ابتدایی مدار داشتم هم استفاده کنم و اینجوری یه ترانزیستور کمتر مصرف کنم ولی چون جریان متفاوتی برای بایاس طبقه اخر میخواستم تا بتونم سوینگ بیشتری بگیرم مجبور میشدم مثلاً از یه مدل ترانزیستور دیگه استفاده کنم که نمیخواستم. پس ساختار انتخابیم این بود:



که بعدش به جاش یه اینه جریان دیگه قرار دادم و به مدار پایین رسیدم.

- ساختار طبقه خروجی شما چیست؟
برای طبقه خروجی از ساختار Push-Pull استفاده کردم که بازده خوبی هم داشته باشد که بتونم طبقه تقویت کننده ای که در فاز یک قبل طبقه اخر که بافر بود گذاشته بودم رو هم برای کاهش هزینه ها کم کنم. چون کلا بافر رو که باید حذف میکردم چون برای لود ۵۰ اهمی مناسب نبود.
- فیدبک از کدام گره گرفته شده و به کدام ورودی برگشته است؟
از گره خروجی ولتاژ را نمونه برداری کرده و در ورودی منفی زوج تفاضلی متصل شده و در واقع نوع فیدبک ولتاژ ولتاژ یا سری-موازی است.
- چه تغییراتی نسبت به مدار فاز اول ایجاد شده است؟ (اگر از مدار فاز قبلی به کل استفاده نشده دلیل استفاده نشدن و مشکلات آن را خلاصه توضیح دهید).
از همان مدار فاز اولم استفاده کردم ولی طبقه اخر بافر و طبقه قبل از بافر که برای تقویت گذاشته بودم رو حذف کردم چون برای لود ۵۰ اهمی مناسب نبود و به جاش طبقه توان رو گذاشتم و بعدش فیدبک رو اعمال کردم.

شماتیک کامل مدار نهایی



۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)


برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

در این قسمت محاسبات دستی مربوط به:

- ولتاژ گره‌های مهم
توجه کنید برای پیدا کردن ولتاژ نقاط مهم ابتدا از ولتاژ منبع‌ها شروع کردم و با در نظر گرفتن V_{BE} ولتاژ گره‌های دیگر را یافتم و برای تعیین ولتاژ بایاس بیس‌های ترانزیستورهای ۵ و ۶ نیز با تقسیم ولتاژ رفتم و برای ولتاژ بایاس خروجی با توجه به اینکه ساختاری که استفاده کردیم فیدبک دار و Push-Pull بود که در هر نیم سیکل یکی از ترانزیستورها شروع به کار میکند پس باید ۰ باشد و با استفاده از آن بایاس طبقه خروجی را یافتیم.
- جریان‌های اصلی مدار و بایاس طبقه خروجی
با استفاده از ولتاژهای بدست آمده جریان دو مقاومت بکار رفته در اینه جریان‌ها برای تعیین جریان‌ها را می‌یابیم و بنابراین جریان‌های ترانزیستورهای ۷ تا ۱۰ تعیین میشوند و سپس با فرض تقریباً ۰ بودن جریان بیس‌های ترانزیستور‌ها جریان‌های باقی ترانزیستور‌ها را یافتیم. بعد چون جریان ترانزیستور ۱۱ مشخص شد که برابر جریان کالکتور و امیتر ترانزیستورهای ۱۳ و ۱۴ و ۹ است پس جریان مقاومت ۱۰۰ اهمی مشخص شده و میتوان ولتاژ گره پایین آن را مشخص کرد و به وسیله آن ولتاژ بیس ترانزیستور ۹ را یافتیم.

مطابق شکل:



ساختار ZIZO :

$$V_{DC-out} = 0V$$

در دو اینه جریان مدار:

$$I_{R7} = \frac{10 - (-9.3)}{100K} = 0.193mA = IC(Q7) = IE(Q7) = IC(Q8) = IE(Q8) = 2IC(Q1) = 2IE(Q1) = 2IC(Q2) = 2IE(Q2)$$

$$I_{R9} = \frac{10 - (-9.3)}{10K} = 1.93mA = IC(Q10) = IE(Q10) = IC(Q9) = IE(Q9)$$

و سپس با صرف نظر از جریان بیس ها:

$$IC(Q9) = IE(Q9) = IC(Q14) = IE(Q14) = IC(Q13) = IE(Q13) = IC(Q11) = IE(Q11) =$$

$$IC(Q1) = IE(Q1) = IC(Q2) = IE(Q2) = IC(Q3) = IE(Q3) =$$

$$IC(Q4) = IE(Q4) = IC(Q5) = IE(Q5) = IC(Q6) = IE(Q6)$$

و البته داریم:

$$IE(Q11) = I(R1) = \frac{10 - V_{B11}}{100} > V_{B11} = 9.1V$$

$$IC(Q15) = IE(Q15) = IC(Q16) = IE(Q16) = 2mA$$

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

```

--- Operating Point ---

V(n007) :      2.40462      voltage
V(n009) :     -0.00830471  voltage
V(n011) :     -0.602754    voltage
V(n008) :      2.40161     voltage
V(n010) :     -0.00536187  voltage
V(n003) :      9.4054      voltage
V(n005) :      2.99796     voltage
V(n001) :      9.11993     voltage
V(vcc) :       10          voltage
V(n012) :     -9.38752     voltage
V(vee) :      -10          voltage
V(n002) :      0.590267    voltage
V(n004) :     -0.0839229   voltage
V(n006) :     -0.758113    voltage
V(out) :     -0.0751665    voltage
V(p001) :      9.79227     voltage
V(n013) :     -9.32759     voltage
V(p002) :       0          voltage
Ic(Q16) :     -0.00309704   device_current
Ib(Q16) :     -1.90342e-005 device_current
Ie(Q16) :      0.00311608   device_current
Ic(Q11) :     -0.00206455   device_current
Ib(Q11) :     -1.27423e-005 device_current
Ie(Q11) :      0.0020773    device_current
Ic(Q6) :      -9.62576e-005 device_current
Ib(Q6) :      -6.41872e-007 device_current
Ie(Q6) :      9.68994e-005  device_current


```

Ic (Q5) :	-9.65322e-005	device_current
Ib (Q5) :	-6.41871e-007	device_current
Ie (Q5) :	9.71741e-005	device_current
Ic (Q10) :	0.00191354	device_current
Ib (Q10) :	9.61346e-006	device_current
Ie (Q10) :	-0.00192315	device_current
Ic (Q9) :	0.00207623	device_current
Ib (Q9) :	9.60745e-006	device_current
Ie (Q9) :	-0.00208583	device_current
Ic (Q15) :	0.00160503	device_current
Ib (Q15) :	7.36186e-006	device_current
Ie (Q15) :	-0.00161239	device_current
Ic (Q14) :	0.00204691	device_current
Ib (Q14) :	1.02869e-005	device_current
Ie (Q14) :	-0.00205719	device_current
Ic (Q13) :	0.00204691	device_current
Ib (Q13) :	1.02869e-005	device_current
Ie (Q13) :	-0.00205719	device_current
Ic (Q7) :	0.000191955	device_current
Ib (Q7) :	9.60235e-007	device_current
Ie (Q7) :	-0.000192915	device_current
Ic (Q8) :	0.000208804	device_current
Ib (Q8) :	9.60164e-007	device_current
Ie (Q8) :	-0.000209764	device_current
Ic (Q4) :	0.000109275	device_current
Ib (Q4) :	5.1498e-007	device_current
Ie (Q4) :	-0.00010979	device_current
Ic (Q3) :	9.75413e-005	device_current
Ib (Q3) :	4.58438e-007	device_current

```

Ie (Q3) :      -9.79998e-005  device_current
Ic (Q2) :      0.00010979    device_current
Ib (Q2) :      5.36187e-007  device_current
Ie (Q2) :      -0.000110326  device_current
Ic (Q1) :      9.79998e-005  device_current
Ib (Q1) :      4.78567e-007  device_current
Ie (Q1) :      -9.84783e-005  device_current
I (R7) :      -0.00150333    device_current
I (R9) :      0.00193276    device_current
I (R8) :      -5.36187e-007  device_current
I (R1) :      0.0020773     device_current
I (R3) :      -8.30471e-007  device_current
I (R6) :      -3.51904e-007  device_current
I (R5) :      0.000999319    device_current
I (R4) :      0.00100029    device_current
I (R2) :      0.000193875    device_current
I (V3) :      -0.00700333    device_current
I (V4) :      0.00750871    device_current
I (V2) :      -5.36187e-007  device_current

```



نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: $-75/2mV$
- جریان بایاس طبقه خروجی: $2/1mA$
- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن: مدار پایدار است و بایاس خوبی دارد.

۴ طراحی طبقه خروجی توان


خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به صورت یکپارچه به مدار اصلی متصل شده و برای راه اندازی بار 50Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

در این قسمت موارد زیر را بررسی کنید:

- نوع ساختار خروجی و دلیل انتخاب آن
از ساختار Push-Pull با ساختار نشان داده شده استفاده کردم زیرا بازده بالایی میخواستم و اتصال دایودی ها هم اعوجاج را کاهش میداد. برای بایاس طبقه خروجی از منبع جریان استفاده کردم که حداقل جریان لازم را برای سوئیچینگ داشته باشم و برای اینه جریان تامین کننده جریان مقدار جریان تقریباً ۲ میلی امپر را در نظر گرفتم تا به محدودیت جریان برنخورم. چون میخواستم سوئیچینگ بیشتری هم بگیرم.
- محاسبه تقریبی جریان مورد نیاز بار
- راندمان طبقه خروجی در حالت ایده آل



در حالت ایده‌آل:

$$P_{\text{supply}} = \frac{2}{T} \int_0^{T/2} V_{cc} I_L dt = \frac{2}{T} \frac{V_{cc} V_p}{R_L} \int_0^{T/2} \sin(\omega t) dt$$

$$\frac{V_L}{R_L} = \frac{V_p \sin(\omega t)}{R_L} \rightarrow \frac{1}{2}$$

$$P_{\text{supply}} = \frac{2}{\pi} \frac{V_{cc} V_p}{R_L} = \frac{2}{\pi} V_{cc} I_{L-p}$$

$$P_{\text{load}} = \frac{V_{\text{out-rms}}^2}{R_L} = \frac{V_p^2}{2 R_L} \quad (V_p = \sqrt{2} V_{\text{rms}})$$

$$\eta = \frac{P_{\text{load}}}{P_{\text{out-stage}}} \times 100 = \frac{\pi}{4} \frac{V_p}{V_{cc}} \times 100 \%$$

$$\left\{ \begin{array}{l} \text{if } V_{p-p} = 16 \rightarrow V_p = 8 \text{ (برای swing = 16)} \rightarrow \eta \approx 63\% \\ \text{if } V_p = 9 \text{ (برای امتیاز برای swing بیشتر)} \rightarrow \eta \approx 72\% \end{array} \right. \quad \left\{ \begin{array}{l} P_L = 0,64 \text{ W} \\ P_{\text{supply}} = 1,019 \text{ W} \end{array} \right.$$

معرفی و ارزیابی طبقه خروجی

در این قسمت موارد زیر را شرح دهید:

- نحوه اتصال طبقه خروجی به طبقات قبلی
با کمک پری درایور طبقات خروجی، این طبقه به طبقه تقویت کننده متصل شده است.
- نوع ترانزیستورهای مکمل استفاده شده
از ساختار Push-Pull استفاده شده که در آن از زوج مکمل های NPN ، PNP استفاده کردم که هر کدام تنها در یک نیم سیکل روشن هستند و در نتیجه تنها در یک نیم سیکل خروجی نقش دارند.
- روش بایاس طبقه خروجی
با یک اینه جریان جدا از اینه جریانی که برای بایاس طبقه قبل استفاده کردیم چون نیاز داشتم جریان حدودی ۲ میلی داشته باشم که بتونم سوپینگ زیادی داشته باشم و همچنین از برای کاهش اعوجاج از دو دیود میخوام استفاده کنم که به جای آن ها از دو دیود با اتصال دایودی استفاده کردم.
- ملاحظات طراحی برای اعمال فیدبک در مرحله بعد


خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

در این بخش:


- روابط بهره حلقه بسته را بنویسید



$$\begin{bmatrix} U_1 \\ I_2 \end{bmatrix} = \begin{bmatrix} h_{11} & h_{12} \\ h_{21} & h_{22} \end{bmatrix} \begin{bmatrix} I_1 \\ U_2 \end{bmatrix}$$

$$h_{11} = \frac{U_1}{I_1} \Big|_{U_2=0}, \quad h_{22} = \frac{I_2}{U_2} \Big|_{I_1=0}$$

$$f = h_{12} = h_{21} = \frac{I_2}{I_1} \Big|_{U_2=0} = \frac{U_1}{U_2} \Big|_{I_1=0} = \frac{R_g}{R_g + R_f}$$



$$A = \frac{a}{1 + \textcircled{T}_{af}}$$

$$\text{if } a \gg 1 \rightarrow A = \frac{a}{1 + af} = \frac{1}{f} = \frac{R_g + R_f}{R_g} = 1 + \frac{R_f}{R_g}$$

$$\text{if } A = 20 \rightarrow \frac{R_f}{R_g} = 19, \quad 10k \leq R_g, R_f \leq 200k$$

$$\rightarrow \boxed{\text{استفاده: } R_f = 190k, R_g = 10k}$$


نتایج اعمال فیدبک

مقادیر نهایی:

- $190k : R_f$
- $10k : R_g$
- محل نمونه برداری فیدبک: ولتاژ خروجی (موازی)
- محل اعمال فیدبک: ورودی طبقه تفاضلی اولیه (سری)

بهره حلقه بسته در ۱ kHz :

- $19/88 : |A_{v,closed}|$
- $25/97 : 20 \log |A_{v,closed}|$




خواسته مسئله (بخش ۵)


مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.

مقایسه کیفی و کمی دو حالت

در این بخش موارد زیر را گزارش کنید:

- مقایسه شکل موج خروجی در دو حالت
در حالت با فیدبک خروجی کاملاً سینوسی و مطلوب است و سوینگ خوبی هم داریم ولی برای بدون فیدبک کیلپینگ زیاد رو مشاهده میکنیم که حتی برای مقادیر خیلی کمی برای ورودی سیگنال هم شاهد کیلپینگ هستیم.
- مقایسه خطی بودن
از فواید استفاده از فیدبک خطی کردن مدار است
- مقایسه شروع clipping
همان طور که گفتیم بدون فیدبک حتی برای مقادیر کوچک ورودی به سرعت کیلپ می‌کنه ولی با فیدبک بدون مشکل است.
- توضیح اثر فیدبک بر کاهش اعوجاج
چون با وجود فیدبک مدار خطی تر میشود اعوجاج کمتر میشود پس خروجی سینوسی نرمی خواهد داشت.





خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار 50Ω خروجی سینوسی با دامنه $16V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوینگ و راندمان

در این قسمت:

- حداکثر سوینگ قابل انتظار را تخمین بزنید
- توان روی بار را از روابط تئوری محاسبه کنید

حد اکثر سوینگ

$$V_{CC} - V_{BE(on)} - V_{EC(sat)} = V_{O-max}$$

$\uparrow$ npn $\uparrow$ pnp

$$10 - 0,2 - 0,7 = 9,1V \text{ (max)}$$

$$\underbrace{+V_{EE} + V_{CE(sat)} + V_{BE(on)}}_{-10} = V_{O-min}$$

$$-10 + 0,2 + 0,7 = -9,1V \text{ (min)}$$

پس ماکسی سوینگ برابر حدود 18 ولت است.


$$P_{Load} = \frac{V_p^2}{2R_L} = \frac{9,1^2}{2 \times 50} = 0,828W$$

$\uparrow$
 طبق متنی قبل


نتایج شبیه‌سازی Transient و اندازه‌گیری توان

در این قسمت موارد زیر را قرار دهید:


- دامنه ورودی لازم برای رسیدن به $16V_{pp}$: مطابق شکل ۴۰۰ میلی ولت دامنه ورودی داریم.



- شکل موج ورودی طبقه توان : با رنگ آبی نشان داده شده



- شکل موج خروجی طبقه توان : با رنگ سبز نشان داده شده و سوینگ آن نیز مشخص شده



- شکل موج خروجی نهایی مدار : طبقه توان همان طبقه خروجی ما است

- بررسی اثر فیدبک بر شروع clipping

فیدبک باعث میشه ولتاژ دی سی گره خروجی بیاد پایین و به ۰ برسه که بتونیم سوینگ خوبی ازش بگیریم.

نتایج عددی:

- دامنه ورودی موردنیاز برای $16V_{pp}$: 400mv

- $P_{RL} : 0.770966W$

- $P_{total} : 1.12226W$

- $P_{\text{out-stage}} : 1.08W$

- $\eta_{\text{out}} : 68.75\%$

$$\eta_{\text{out}} = \frac{P_{R_L}}{P_{\text{out-stage}}} \times 100\%$$

دستورات مورد استفاده در شبیه‌سازی:

```
1 .meas TRAN P_R_1 RMS V(out)*I(R_load)
2 .meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ ، توان مصرفی کل مدار نهایی را اندازه گیری کنید و با شرط

$$P_{total} \leq 190mW$$

مقایسه نمایید.

اندازه گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه ی اندازه گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	$50mV$
فرکانس ورودی	$1kHz$
توان مصرفی کل مدار	$0.140646W$
وضعیت قبولی	Accept


خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک‌دار، با حضور طبقه خروجی و بار 50Ω اندازه‌گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری‌شده با مقاومت‌های تعیین‌کننده جریان منابع جریان تکرار کنید.

روش اندازه‌گیری و تحلیل نتایج

در این قسمت روش آزمون را توضیح دهید و اگر لازم است بیان کنید که:

- چگونه به حالت ماندگار رسیده‌اید
 - تحلیل $trans$ را برای زمان زیادی انجام دادیم تا مدار به یه پایداری نسبی برسه.
 - منبع نویزی در چه نقاطی سری شده است
- در مدار من دو مقاومت برای تنظیم جریان مورد استفاده قرار گرفته بود و باقی با اینه جریان بایاس میشدند که منبع نویز را با این دو مقاومت سری کردم. و توجه کنید که این دو تنها مقاومت‌هایی هستند که در تعیین جریان‌های بایاس شرکت میکنند چون دو مقاومت دیگر نیز که برای طبقه اول در نظر گرفتم فقط برای تعیین ولتاژ دی سی هستند.



- چرا انتظار می‌رود THD در حضور نویز افزایش یابد
- چون وجود نویز باعث نوسان میشه و این دو مقاومت برای تنظیم جریان مورد استفاده بودند که با نوسان این دو جریان بایاس اکثر ترانزیستور هام هم نوسان میکرد و در نتیجه پارامترهای هر ترانزیستور چون نقطه بایاسشون داره نوسان میکنه، تغییر میکنن و در نتیجه باید توی نتیجه مدار و بهره نوسان ایجاد بشه و در نتیجه انتظار داریم بیشتر بشه.

دستور پیشنهادی:

1 .FOUR 1khz 100 V(out)

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک دار، بدون منبع نویزی	۰/۰۲۸۶۵۵٪	باید کمتر از ۰/۰۸٪ باشد
مدار فیدبک دار، با منبع نویزی سری شده	۰/۰۴۱۵۸۰٪	باید کمتر از ۱٪ باشد

توضیح کوتاه درباره تغییر THD در حضور نویز:
همان طور که انتظار داشتیم مقدارش بیشتر شد چون نویز داریم برای مقاومت ها ولی مقدارش خیلی زیاد تغییر نکرد چون من مقاومت هایی که گذاشته بودم اونقدر بزرگ نبودن و مثلاً یکیشون ۱۰ کا بود پس منطقه اونقدر هم زیاد نشه ولی زیاد شدنش منطقه.

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر رپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با رپل $10mV$ برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = 20 \log \left(\frac{V_{ripple}}{\Delta V_{out}} \right)$$

محاسبه شود.

روش آزمون و محاسبه $PSRR$

در این بخش:

- شکل تعریف رپل را مشخص کنید (پیک یا پیک‌تاپیک): پیک تو پیک
- روش اندازه‌گیری ΔV_{out} را توضیح دهید
- تحلیل tran انجام دادم و با شکل نمودار دامنه پیک تو پیک رو حساب کردم.
- نحوه محاسبه $PSRR$ را بنویسید
همون طور که گفته شد :

$$20 \log \left(\frac{V_{ripple}}{\Delta V_{out}} \right) = 20 \log \left(\frac{10m}{0.024m} \right) = 120.45$$


با فرض در نظر گرفتن پیک تو پیک

نمونه منبع پیشنهادی:


```
1 Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
2 Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

نتایج آزمون $PSRR$

شکل منبع های تغذیه:



شکل خروجی:



پارامتر	مقدار
V_{ripple}	$10mV$
ΔV_{out}	$0.024m$
$PSRR$	$120/45$

توضیح کوتاه درباره عملکرد مدار در برابر ریبیل منبع تغذیه: چون با ریبیل منبع تغذیه چند میلی ولتی به ریبیل خروجی در اردر میکرو رسیدیم پس عملکرد مطلوب بوده.

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط

$$R_{in,diff} > 1M\Omega$$

مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

در این قسمت مدل معادل ورودی را در نظر بگیرید و اگر امکان‌پذیر است تخمینی تئوری برای مقاومت ورودی ارائه کنید.

$$R_{in} = R_i (1 + T) \quad , \quad T = \alpha F = \quad , \quad F = \frac{70k}{190k + 70k} \approx 0,05$$

$$R_i = R_8 + \frac{r_{\pi 2} \times 2}{\beta} (R_{in}') \quad , \quad g_{m2} = \frac{I_c}{V_T} = 3,71 m$$

$$R_i \approx 118 k\Omega \quad , \quad \approx 54 k\Omega$$

$$a = A_1 A_2 A_3 \approx 2800$$

تفاضلی طبقه $\downarrow$ تقویت طبقه $\downarrow$ خروجی طبقه

$$\frac{g_{m15}(1 + \frac{1}{\beta}) + g_{m16}(1 + \frac{1}{\beta})}{g_{m15}(1 + \frac{1}{\beta}) + g_{m16}(1 + \frac{1}{\beta}) + \frac{1}{R_2}} \approx 0,9$$

$$g_{m1} R_1 = g_{m1} R_{in1} = g_{m1} (r_{\pi 11} + (\beta + 1) R_1) \approx 63,5$$

$$\approx 17 k\Omega$$

$$A_2 = G_{m11} (r_{o11} || r_{o9} || R_{in}) \approx 8,8 m \times 5,7 k \approx 50$$

$$r_{o11} (1 + g_{m11} (1 + \frac{1}{\beta}) R_1)$$

$$\frac{1}{\frac{1}{g_{m11}} + (1 + \frac{1}{\beta}) R_1} \approx 8,8 m$$

$$R_{in} \approx 16,7 M\Omega$$


نتایج شبیه‌سازی مقاومت ورودی تفاضلی

در این قسمت روش دقیق اندازه‌گیری را توضیح دهید. برای مثال:

- نوع منبع تست
منبع AC توی ورودی می‌ذاریم و تحلیل فرکانسی می‌کنیم و ولتاژ و جریان این منبع رو به هم تقسیم می‌کنیم تا مقاومت در بیاد.

- نحوه اعمال تحریک تفاضلی
یکی از ورودی‌های تفاضلی که به فیدبک داده شده و اون یکی رو ورودی منبع AC دادیم.

- رابطه استخراج مقاومت از نسبت ولتاژ به جریان
$$R_{in} = \frac{V_{test}}{I_{test}}$$



مقدار نهایی:

- $16/7M : R_{in,diff}$

- وضعیت قبولی: Accept

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط

$$R_{out} < 50 \Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت خروجی

در این بخش روش تئوری یا تخمین تحلیلی مقاومت خروجی را بنویسید.

$$R_{out} = \frac{R_o}{1 + \frac{1}{\beta}}$$

$$R_o = R_{E15} \parallel R_{E16}$$

$$R_{E15} = (r_{\pi15} + R_{B15}) / \beta, \quad R_{E16} = (r_{\pi16} + R_{B16}) / \beta$$

$$R_{B15} = r_{o14} \parallel (r_{m13} + r_{m14} + r_{o9} \parallel R_{in16})$$

$$R_{B16} = r_{o9} \parallel (r_{m14} + r_{m13} + r_{o14} \parallel R_{in15})$$

$$r_{o14} = r_o (1 + g_m \underbrace{R_{E14}}_{700})$$


$$R_{out} \approx 0,4 \Omega$$

نتایج شبیه‌سازی مقاومت خروجی

در این بخش روش شبیه‌سازی را توضیح دهید. مثلاً:

- صفر کردن ورودی
- ورودی مدار که منبع ولتاژ گذاشته بودم رو ۰ کردم.

- حذف بار خروجی
- $R_{load} = 50$ هم برداشتم
- اعمال منبع تست در خروجی
- حالا از گره خروجی یه شاخه گرفتم که به منبع ولتاژ AC تست وصل کنم
- استخراج مقاومت از نسبت ولتاژ به جریان
- تحلیل فرکانسی میکنم و جریان و ولتاژ این منبع تست رو به هم تقسیم میکنم مقاومت خروجی بدست بیاد.



مقدار نهایی:

- $R_{out} : 473m$
- وضعیت قبولی: Accept

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت شده بررسی گردد. استفاده از سیگنال سینوسی ساده به جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده سازی فایل صوتی و توضیحات لازم


در این بخش مشخص کنید:

- فایل ورودی از چه نوعی بوده است
اول به ویس تست با گوشی با فرمت $M4a$ گرفتم دادم به سایتی اینو کرد WAV بعد اینو دادم به پایتون تا تبدیلش کنه به فایل WAV مورد نظر من.
- آیا به تک کاناله تبدیل شده است یا خیر
با گوشی ضبط کردم و تک کاناله بود.
- نرخ نمونه برداری چقدر بوده است
پایتون گفت $48000 Hz$ بوده
- آیا دامنه نرمال سازی شده است یا خیر
بله با پایتون تبدیلش کردم به دامنه مور نظر

نتایج آزمون صوتی

مشخصات فایل صوتی:

- نام فایل ورودی: audio.wav
- نام فایل خروجی: output.wav
- fft فایل ورودی و خروجی



توضیح درباره کیفیت خروجی و وجود یا عدم وجود clipping: طبق شکل ها مدار بدون کیلپینگ است چون خروجی توی دامنه مجاز ما بود و مدار همنی جوری سویینگ ۱۶ میده پس کلیپ نشده و فقط تقویت شده.

فایل های تحویلی این بخش:

- audio.wav •
- output.wav •

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = 2\% \times \left[\frac{\text{Cost} - 200}{5} \right]$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۰	۳	۰
BJT	۱۵	۵	۷۵
مقاومت	۷	۱۰	۷۰
خازن	۰	۴۰	۰
هزینه کل			۱۴۵

نتایج:

- هزینه کل مدار: ۱۴۵
- آیا از سقف هزینه عبور کرده‌اید؟ نه
- مقدار جریمه در صورت وجود: _____

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:

- سوینگ خروجی $17V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ۷۰٪ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $100mV$

بررسی شرایط امتیازی


پارامتر	شرط لازم	مقدار شما
سوینگ خروجی	$17V_{pp}$	$17/4V$
راندمان	$> 70\%$	72%
$ V_{out,DC} $	$< 100mV$	$75m$

- دامنه ورودی موردنیاز برای $16V_{pp}$: $440mV$

- $0/933835W : P_{RL}$

- $1/23522W : P_{total}$


- $75/6\% : \eta_{out}$



موارد لازم:

- دامنه ورودی متناظر با $17V_{pp}$: $440mV$

- شکل موج خروجی در این حالت:



● نتیجه نهایی بخش امتیازی:
همه موارد درست هستند و برقرار هستند.

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند .asc
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به صورت PDF

خواسته مسئله (بخش ۱۶)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، THD ، $PSRR$ یا تست صوتی سخت تر بود؟
- اگر بعضی مشخصات به طور کامل برآورده نشده اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می کردید؟

نتیجه گیری نهایی

۱. درست کردن سوئیچینگ که البته با فیدبک خیلی راحت شد ولی بازم برای پیدا کردن نقطه بایاس و رسیدن به اینکه پیام برای راحتی و درست کردن سوئیچینگ ۱۷ یه اینه جریان دیگه بذارم و نگران هزینه مدار نباشم ... چون باید توان رو هم کنترل میکردم که زیاد نکشه. پس کنترل توان همراه با سوئیچینگ
۲. طبقه خروجی
۳. همگی برآورده شدن.
۴. کاری نمیکردم.