

گزارش طراحی و شبیه سازی پروژه الکترونیک ۲ (فاز اول)

نام و نام خانوادگی: هلیا تاج آبادی شماره دانشجویی: ۴۰۳۱۰۵۰۶۳

۱ مشخصات مورد نیاز پروژه

الزامات طراحی

در این پروژه باید یک تقویت کننده طراحی شود که مشخصات زیر را برآورده کند:

پارامتر	مقدار
ولتاژ ورودی (V_{in})	$1mV$
مقاومت بار (R_{Load})	500Ω
ولتاژهای تغذیه (V_{CC}, V_{EE})	$+10V, -10V$
بهره تفاضلی (A_{vd})	$> 54dB$
نسبت پس زنی حالت مشترک ($CMRR$)	$> 80dB$
تغییرات دامنه ی خروجی پیک تا پیک	$6V$
مقاومت ورودی (R_{in})	$> 50k\Omega$
مقاومت خروجی (R_{out})	$< 5k\Omega$
توان مصرفی حالت سکون (بدون بار)	$< 60mW$

جدول نهایی بررسی مشخصات

در انتهای طراحی، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
A_{vd}	$> 54dB$	$97dB$
$CMRR$	$> 80dB$	$110dB$
Swing	$6V_{pp}$	$6V$
R_{in}	$> 50k\Omega$	$42M\Omega$
R_{out}	$< 5k\Omega$	170Ω
P_Q	$< 60mW$	$24m$
Cost	≤ 200	۱۰۰

۲ معرفی ساختار مدار و طراحی اولیه

خواسته مسئله (بخش ۱)

ساختار کلی تقویت کننده طراحی شده را معرفی کنید. مشخص کنید مدار شما شامل چه بخش هایی است:


- طبقه ورودی
 - طبقه یا طبقات میانی
 - بافر یا خروجی مورد استفاده در فاز اول
 - شبکه بایاس و آینه های جریان
- همچنین توضیح دهید چرا این ساختار را انتخاب کرده اید.

معرفی ساختار انتخابی

در این قسمت نوع ساختار طراحی خود را توضیح دهید. به عنوان مثال:

- آیا طبقه ورودی شما BJT است یا MOSFET؟
من از آینه جریان BJT استفاده کردم برای بایاس مدار و طبقه ورودی هم تفاضلی BJT است.
- آیا از بار فعال استفاده کرده اید؟
بله در طبقه ورودی از بار فعال استفاده کردم.
- آیا تقویت کننده دو طبقه یا چند طبقه است؟
چند طبقه است که یک طبقه ورودی تفاضلی دارد و طبقه بعدی برای بهره است و یه طبقه هم بافر دارد.
- از چه روشی برای بایاس کردن طبقات استفاده کرده اید؟
در همه طبقات برای بایاس از منبع جریان استفاده کردم.

شماتیک کامل مدار



۳ تحلیل DC و طراحی بایاس

خواسته مسئله (بخش ۲)

برای مدار خود تحلیل DC انجام دهید. نقطه کار طبقات مختلف، ولتاژ گره‌ها و جریان شاخه‌های اصلی را بدست آورید و با تحلیل تئوری مقایسه کنید.

محاسبات تئوری بایاس

در این بخش محاسبات دستی مربوط به تعیین جریان‌های بایاس، ولتاژ گره‌های اصلی، و ناحیه عملکرد ترانزیستورها را وارد کنید.

$$\text{if } DC: V_{E7} = -10, V_{B7} = -9.3 = V_{C7} = V_{B8} = V_{B12} = V_{B17}$$

$$\text{if } I_{B7} \approx 0 \rightarrow I_{C8} = I_{C12} = I_{C11} = I_{C7} = \frac{10 - (-9.3)}{50k} = 0.386 \text{ mA}$$

→ آینه جریان

$$I_{E1} = I_{E2} = \frac{I_{tail}}{2} = \frac{I_{C8}}{2} = 0.193 \text{ mA}$$

$$V_{1DC} = V_{2DC} = 0 \rightarrow V_{E1} = V_{E2} = -0.7$$

$$V_{B3} = V_{B4} = 10 \times \frac{3k}{7+3k} = 3V \rightarrow V_{E3} = V_{E4} = 3 - 0.7 = 2.1$$

تقسیم متناهی

$$= V_{C1} = V_{C2}$$

$$V_{E6} = V_{E5} = 10 \rightarrow V_{B6} = V_{B5} = V_{C6} = 9.3 = V_{B9}$$

$$I_{C1} \approx I_{E1} = I_{E3} = I_{C3} = I_{C4} = I_{E4} = I_{C2} = 0.193 \text{ mA}$$

$$\text{if } I_{B10} \approx 0 \rightarrow I_{C12} = I_{C9} = I_{E9} = 0.386 \text{ mA}$$

$$\text{if } I_{B11} \approx 0 \rightarrow I_{C6} = I_{E6} = I_{C3} = I_{C4} = I_{C5} = I_{E5} = 0.193 \text{ mA}$$

$$V_{R_{33k}} = 33k \times 0.386 \text{ mA} \approx 12.7V$$

$$V_{B10} = V_{E9} \quad V_{E10} = V_{B10} - 0.7$$


س: ۵

$$Q_7, Q_6 \rightarrow \text{آمال داری} \quad V_{CE} > V_{CEsat} \leadsto 1, 2, 3, 4, 5, 8, 9$$

Active

10, 11, 12

Active ✓



نتایج شبیه سازی Point Operating DC

در این قسمت خروجی شبیه سازی نقطه کار DC را قرار دهید.

--- Operating Point ---

V(n005) :	2.3579	voltage
V(n008) :	0	voltage
V(n012) :	-0.609211	voltage
V(n006) :	2.35792	voltage
V(n009) :	0	voltage
V(n002) :	9.39065	voltage
V(n004) :	2.96598	voltage
V(n003) :	9.45642	voltage
V(n001) :	10	voltage
V(n013) :	-9.37426	voltage
V(n015) :	-10	voltage
V(n007) :	9.99182	voltage
V(n011) :	9.36089	voltage
V(n014) :	-9.99419	voltage
V(n010) :	-9.99419	voltage
Ic(Q9) :	-1.89166e-006	device_current
Ib(Q9) :	-2.38151e-006	device_current
Ie(Q9) :	4.27316e-006	device_current
Ic(Q6) :	-0.000170114	device_current
Ib(Q6) :	-1.13458e-006	device_current
Ie(Q6) :	0.000171249	device_current
Ic(Q5) :	-0.000170003	device_current
Ib(Q5) :	-1.13458e-006	device_current
Ie(Q5) :	0.000171137	device_current
Ic(Q12) :	0	device_current
Ib(Q12) :	6.26168e-005	device_current
Ie(Q12) :	-6.26168e-005	device_current
Ic(Q11) :	0.000379941	device_current
Ib(Q11) :	1.60121e-006	device_current
Ie(Q11) :	-0.000381542	device_current
Ic(Q10) :	0.000378049	device_current
Ib(Q10) :	1.89166e-006	device_current
Ie(Q10) :	-0.000379941	device_current
Ic(Q7) :	0.000320064	device_current
Ib(Q7) :	1.6016e-006	device_current
Ie(Q7) :	-0.000321666	device_current
Ic(Q8) :	0.00034808	device_current
Ib(Q8) :	1.60142e-006	device_current
Ie(Q8) :	-0.000349682	device_current
Ic(Q4) :	0.000172384	device_current
Ib(Q4) :	8.09709e-007	device_current
Ie(Q4) :	-0.000173194	device_current
Ic(Q3) :	0.000172384	device_current
Ib(Q3) :	8.10208e-007	device_current

```

Ic(Q2) :      0.000173194      device_current
Ib(Q2) :      8.46377e-007      device_current
Ie(Q2) :      -0.00017404      device_current
Ic(Q1) :      0.000173194      device_current
Ib(Q1) :      8.46377e-007      device_current
Ie(Q1) :      -0.00017404      device_current
I(R1) :        0                device_current
I(R5) :      9.88661e-005      device_current
I(R4) :      0.000100486      device_current
I(R2) :      0.000387485      device_current
I(V2) :      -8.46377e-007      device_current
I(V4) :      0.00111551        device_current
I(V3) :      -0.00121268      device_current
I(V1) :      -8.46377e-007      device_current

```


۴ تحلیل بهره تفاضلی

خواسته مسئله (بخش ۳)

بهره تفاضلی مدار را بدست آورید. برای این منظور ورودی تفاضلی مناسب اعمال کرده و مقدار A_{vd} را محاسبه کنید. نتیجه باید با شرط $A_{vd} > 54dB$ مقایسه شود.

محاسبات تئوری بهره تفاضلی

در این قسمت روابط تقریبی بهره تفاضلی را بدست آورید.

هری-نامی :

$$A_{vd} = \left(\frac{1}{2}\right) \times \overbrace{\frac{-R_{c2}}{r_{n2}} \times g_{m4} R_{c4}}^{A_2} \times \overbrace{\frac{-R_{c3}}{R_{E5} + \frac{r_{n3}}{\beta}}}^{A_3} \times \overbrace{\frac{r_{o11} \parallel R_{Load}}{r_{o11} \parallel R_{Load} + \frac{r_{n10}}{\beta}}}^{A_{10}}$$

بازتاب نامی
در

(CE) (CB) (CE) (CC)

$$R_{c2} = \frac{r_{n4}}{\beta}, R_{c4} = r_{o5} \parallel R_{in}, R_{in} = r_{n9}$$

$$R_{c3} = (33k + r_{o12}) \parallel (r_{n10} + (\beta + 1)(r_{o11} + R_{Load}))$$

500
R_{in10}


باتوجه به نقاط کاری به ریزه «فست» قبل


$A_{vd} \approx 69k$

شبیه سازی بهره تفاضلی

در این بخش توضیح دهید که چگونه ورودی تفاضلی را در شبیه سازی اعمال کرده اید. سپس نمودار یا نتایج AC را قرار دهید.

برای این منظور منبع های ولتاژ را مطابق شکل با دامنه $0.5m$ میلی و اختلاف فاز 180° اعمال کردم و ولتاژ گره خروجی بدین شکل شد:





نتیجه نهایی:

- بهره تفاضلی خطی: $69K$
- بهره تفاضلی بر حسب دسی بل: $97dB$

خواسته مسئله (بخش ۴)


بهره حالت مشترک مدار را بدست آورید و سپس نسبت پس زنی حالت مشترک را از رابطه

$$CMRR = \frac{A_{vd}}{A_{vc}}$$

محاسبه کنید. نتیجه باید با شرط $CMRR > 80\text{ dB}$ مقایسه شود.

محاسبات تئوری CMRR

در این بخش روش محاسبه بهره حالت مشترک و سپس محاسبه $CMRR$ را به صورت تحلیلی بنویسید.



$$A_{cm} = \frac{1}{2} \times \underbrace{-\frac{r_{n4}}{\beta}}_{A_2 (CE)} \times \underbrace{g_{m4} (r_{o5} \parallel r_{n9})}_{A_4 (CB)} \times \underbrace{-\frac{R_{C9}}{R_{E9} + \frac{r_{n9}}{\beta}}}_{A_9 (CE)} \times \underbrace{\frac{r_{o11} \parallel R_{Load}}{r_{o11} \parallel R_{Load} + \frac{r_{n10}}{\beta}}}_{A_{10} (CC)} \approx 220\text{m}$$

$$R_{C9} = (33\text{k} + r_{o12}) \parallel (r_{n10} + (\beta + 1)(r_{o11} \parallel R_{Load}))$$


$$CMRR = 20 \log \left(\frac{V_{id}}{V_{cm}} \right) = (97 - (-17)) = 110\text{ dB}$$


$$\boxed{20 \log \left(\frac{69000}{0.22} \right) = 110\text{ dB} = CMRR}$$

نتایج شبیه سازی حالت مشترک

در این قسمت توضیح دهید چگونه ورودی حالت مشترک اعمال شده است و نتیجه شبیه سازی را قرار دهید.

برای این منظور به هر دو منبع ورودی ۱ میلی دادیم.





نتایج نهایی:

• بهره حالت مشترک $A_{vc} : -13dB = 220m$

• $CMRR$ خطی: $316K$


• $CMRR$ بر حسب دسی بل: $110dB$

خواسته مسئله (بخش ۵)

مقاومت ورودی مدار را بدست آورید و با شرط $R_{in} > 50 k\Omega$ مقایسه کنید. روش اندازه گیری در شبیه سازی را به طور کامل توضیح دهید.

محاسبات تئوری مقاومت ورودی

در این بخش مدل معادل ورودی مدار را رسم کرده و مقاومت ورودی را به صورت تحلیلی محاسبه کنید.




$$R_{in} = 2(r_{\pi} + (\beta + 1)r_{oe}) \approx 42 M\Omega$$


نتایج شبیه سازی مقاومت ورودی


در این قسمت روش شبیه سازی برای اندازه گیری R_{in} را توضیح دهید. مثلاً از نسبت ولتاژ به جریان ورودی استفاده کنید.

برای این کار از نسبت ولتاژ به جریان ورودی استفاده کردیم.



حال من مقاومت های ۲۰ کیلو اهمی را در امپتر های ترانزیستور های ورودی قرار دادم.





مقدار نهایی:

- R_{in} : برای 1 KHz تقریباً $42\text{ M}\Omega$
- با اضافه کردن مقاومت R_e در امپتر ترانزیستورهای طبقه ورودی مقاومت ورودی چه تغییری میکند و این موضوع روی بهره تفاضلی و بهره مشترک چه تاثیری می گذارد؟ همان گونه که در نتایج شبیه سازی هم مشخص است این کار مقاومت ورودی را زیاد میکند و تقریباً اثری روی بهره مشترک ندارد ولی بهره تفاضلی را کاهش میدهد.

خواسته مسئله (بخش ۶)

مقاومت خروجی مدار را بدست آورید و با شرط $R_{out} < 5k\Omega$ مقایسه کنید. روش شبیه سازی و استخراج مقدار را توضیح دهید.

محاسبات تئوری مقاومت خروجی

در این قسمت مقاومت خروجی را محاسبه کنید.

مقاومت خروجی


$$R_{out} = r_{o11} \parallel r_{o11} \parallel \left(\frac{1}{\beta} (r_{\pi10} + (r_{o9} \parallel (33k + r_{o12}))) \right)$$

$$R_{out} \approx 170 \Omega$$

نتایج شبیه سازی مقاومت خروجی

در این بخش روش شبیه سازی برای اندازه گیری R_{out} را توضیح دهید. مثلاً با صفر کردن ورودی و اعمال منبع تست در خروجی.

برای این منظور منبع های ورودی را • کرده و منبع ولتاژ تست در خروجی قرار دادیم و مقاومت لود را نیز برداشتیم و جریان عبوری از منبع را اندازه گرفتیم تا نسبت آنها به ما مقاومت خروجی را بدهد.



مقدار نهایی:

• $170\Omega : R_{out}$

خواسته مسئله (بخش ۷)

با اعمال ورودی مناسب، بررسی کنید آیا مدار می تواند تغییرات $6V_{pp}$ را روی بار 500Ω بدون اعوجاج شدید یا کلیپینگ تأمین کند یا خیر.


پیش بینی تئوری نوسان خروجی

در این قسمت با توجه به بایاس طبقات و محدودیت های اشباع/ناحیه فعال ترانزیستورها، حداکثر نوسان خروجی قابل دستیابی را پیش بینی کنید.


توجه کنید که حد پایین ولتاژ خروجی ۰ ولت می باشد که هنگامی است که از مقاومت لود جریان میکشیم. و حد بالای آن از اشباع ترانزیستور بدست میاید.

$$10 - (V_o + V_{BE-on}(0V)) = V_{CE-sat} - > V_{o-max} = 9V$$

پس ولتاژ خروجی بین ۰ تا ۹ میتواند نوسان کند پس برای درست کردن سوینگ با دامنه تغییرات ۳ از بالا و پاییت باید ولتاژ دیسی آن روی ۳-۴ باشد که این کار انجام شود که برای همین منظور با تعیین کردن مقدار مناسب برای مقاومت کالکتور Q_{12} ولتاژ آن را به گونه ای بردیم بالا که چنین شود. و ولتاژ دیسی خروجی روی $3.4V$ آمد که در نتیجه $6/8$ سوینگ پیک تو پیک داریم که ولتاژ خروجی میتواند بدون اعوجاج نوسان کند.



۲۲




توجه کنید دلیل اهمیت مقاومت کالکتور Q_{12} به این دلیل است که ولتاژ دیسی بین Q_{10} یا همان کالکتور Q_9 با ولتاژ دیسی خروجی که امپتر Q_{10} است اختلاف ولتاژ $0.7V$ دارد و من برای اینکه ولتاژ دیسی خروجی را زیاد کنم که بتواند سوئیچینگ بیشتری به من بدهد کافی بود ولتاژ بیس طبقه آخر را زیاد کنم که این با زیاد کردن مقاومت کالکتور امکان پذیر بود برای همین به دنبال مقاومت مناسبی گشتم که ولتاژ دیسی خروجی را وسط قرار دهد که ماکس سوئیچینگ را بدست بیارم و برای این منظور کافی بود ولتاژ دیسی بیس را روی حدود $4/5$ تنظیم کنم.

نتایج شبیه سازی Transient

در این قسمت ورودی و خروجی را در شبیه سازی گذرا نمایش دهید.

مشاهده میکنیم که برای ورودی با دامنه $0.28mV$ میتوان شکل موج سینوسی بدون اعوجاج در خروجی داشت که دامنه تغییرات آن از بالا و پایین ۳ ولت میباشد پس سوئیچینگ پیک تو پیک آن ۶ ولت است که خواسته سوال بود.



نتیجه گیری:

- تغییرات خروجی پیک تا پیک: ۶V
- آیا در ولتاژ خروجی مناسب که شرط دامنه تغییرات خروجی را برآورده میکند، خروجی دچار کلیپینگ شده است؟
بله برای این ورودی که مناسب است برآورده کرده و دچار کلیپینگ هم نشده است.
(توجه کنید برای درست کردن سوئیچینگ باید ولتاژ بایاس رو حدود ۳ ولت انتخاب میکردیم که میتوانست از پایین تا ۰ و از بالا سوئیچینگ کند و کلیپ نشود و برای همین منظور از مقاومت در کالکتور Q_{12} استفاده کردیم که ولتاژ دی سی رو بالا برد و با تعیین مقدار مناسبی برای آن به سوئیچینگ پیگ تو پیک ۶ ولت برسیم. حتی برای ورودی های با دامنه کمتر میتوان سوئیچینگ بیشتری نیز داشت)

خواسته مسئله (بخش ۸)

توان مصرفی حالت سکون مدار را بدون اتصال R_{Load} محاسبه کنید و با شرط $P < 60 mW$ مقایسه نمایید.

محاسبات تئوری توان

در این بخش روابط محاسبه توان مصرفی از منابع تغذیه را بنویسید:

$$P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}|$$

$$I_{CC} = |I(V_p)| = 1/21268 mA$$

$$I_{EE} = |I(V_p)| = 1/11551 mA$$

با توجه به اینکه ولتاژ منابع تغذیه برابر است با:

$$V_{CC} = +10V$$

$$V_{EE} = -10V$$

توان مصرفی کل مدار:

$$P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}|$$

بنابراین:

$$P_Q = |10 \times 1/21268 \times 10^{-3}| + |-10 \times 1/11551 \times 10^{-3}|$$

$$P_Q = 0.0121268 + 0.0111551$$

$$P_Q = 0.0232819 W$$

$$P_Q = 23/2819 mW$$

در نتیجه توان مصرفی:

$$P_Q \approx 23/28 mW$$

$$P_Q < 60 mW$$

$$23/28 mW < 60 mW$$

بنابراین مدار از نظر توان مصرفی شرط مسئله را برقرار می کند.

نتایج شبیه سازی توان مصرفی

در این بخش جریان کشیده شده از هر منبع تغذیه را از شبیه سازی استخراج کنید و توان را بدست آورید.

پارامتر	مقدار
I_{CC}	$۱/۲۱۲۶۸\text{mA}$
I_{EE}	$۱/۱۱۵۵۱\text{mA}$
P_Q	$۲۳/۲۸\text{mW}$

خواسته مسئله (بخش ۹)

هزینه نهایی مدار خود را با توجه به تعداد قطعات محاسبه کنید و مشخص کنید آیا بودجه ۲۰۰ واحد رعایت شده است یا خیر.

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۰	۳	۰
BJT	۱۲	۵	۶۰
مقاومت	۴	۱۰	۴۰
خازن	۰	۴۰	۰
هزینه کل			۱۰۰

آیا بودجه رعایت شده است؟ بله

در صورت استفاده از اسکریپت پایتون، خروجی آن را نیز در اینجا قرار دهید.

P-Elec2.asc: 100.0

خواسته مسئله (بخش ۱۰)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی شما چه بود؟
- کدام مشخصه سخت تر به دست آمد؟
- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
- اگر هزینه بیشتری داشتید چه بهبودی در طراحی اعمال می کردید؟

نتیجه گیری نهایی

مهم ترین چالش برای من درست کردن سوینگ ۶ ولت بود چون ترانزیستور Q_9 یا اشباع میشد یا از پایین کلیپ میکرد که در نهایت با مقاومت در کالکتور Q_{12} توانستم دی سی ولتاژ را بالا ببرم که از پایین کلیپ نکند و با درست کردن جریان مناسب هم ترانزیستور ها اشباع نشوند. سوینگ خروجی مشخصه ای بود که سخت تر بدست آمد. مدار همه مشخصات را برآورده کرده. با هزینه بیشتر میتوانستم جریان ها را بزرگتر کنم که حساسیت به نویز هم کاهش پیدا کند.