




Polytech Dijon FISA IOT 5A

Compte rendu projet VHDL

Contrôleur SRAM

Auteur :
HELLE Evan

Enseignant :
DUBOIS Julien



2025-2026

Sommaire

1 Compte Rendu	5
1.1 Introduction	5
1.2 IO Buffer	5
1.2.1 Fonctionnement	5
1.2.2 Test Bench	6
1.3 Crontrolleur SRAM	8
1.3.1 Finished State Machine	9
1.3.2 Implementation du controlleur SRAM	11
1.3.3 Test bench	12
1.4 Conclusion	14
1.5 Remerciements	14
2 Annexe	15
2.1 Code-source / Document...	15
2.2 Bibliographie	15

Table des Figures

1.1	IO buffer	5
1.2	Extrait enoncé projet	6
1.3	Simulation IO Buffer	8
1.4	Haute impédance à la lecture de la donnée	8
1.5	Contrôleur SRAM	9
1.6	FSM	10
1.7	Simulation Test Bench Contrôleur SRAM	13

Ce document a été réalisé avec L^AT_EX.

1 Compte Rendu

1.1 Introduction

Ce projet consiste à concevoir et implémenter en VHDL un contrôleur pour une mémoire SRAM de type mt55l512y36f, dont le modèle VHDL est fourni par le fabricant.

L'objectif est de permettre les opérations de lecture et d'écriture tout en respectant les contraintes temporelles et les spécifications électriques du composant.

Le contrôleur recevra les données via une interface d'entrée-sortie (IO Buffer) et assurera la communication avec la mémoire SRAM à travers une interface dédiée. Son fonctionnement sera structuré autour d'une machine à états finis (FSM) afin de gérer de manière séquentielle et fiable les différentes phases d'accès mémoire.

Le projet inclura également la réalisation de `test bench` destinés à valider le comportement et la conformité de chaque élément du contrôleur.

1.2 IO Buffer

1.2.1 Fonctionnement

Un IO Buffer est un composant matériel utilisé dans les circuits pour gérer les signaux d'entrée et de sortie entre le circuit et le monde extérieur.

L'implémentation de L'IO Buffer que nous allons utiliser nous nous a été fourni.

Voici la représentation schématique de l'IO Buffer que nous allons utiliser dans notre projet :




Figure 1.1: IO buffer

L'IO Buffer est composé de plusieurs entrées et sorties :

- **I** : Donnée d'entrée (input data)
- **O** : Donnée de sortie (output data)
- **T** : Trigger, permet de contrôler le mode de l'IO Buffer (entrée ou sortie qui servira à gerer l'écriture ou la lecture dans notre cas)
- **IO** : Bus de données bidirectionnel (data bus)

1.2.2 Test Bench

L'objectif de faire un test bench est de vérifier le bon fonctionnement de l'IO Buffer avec la SRAM.

De plus cela permettra de comprendre son fonctionnement avant de l'intégrer dans le projet final.

Il est important de faire ce test car il est nécessaire d'avoir un décalage entre la donnée et les signaux de contrôle au niveau de la SRAM.




Figure 1.2: Extrait ennoncé projet

D'après l'ennoncé du projet et la datasheet de la SRAM, il est nécessaire d'avoir un décalage d'un cycle d'horloge entre la donnée et les signaux de contrôle.

Code

Pour le code du test bench, nous sommes partie sur une écriture de donnée à l'adresse 1 et 2, puis une lecture de ces deux adresses.

```

1 tb : PROCESS
2 BEGIN
3   -- init
4   nCKE      <= '0';
5   nADVLD    <= '0';
6   nOE       <= '0';-- output enable
7   nCE       <= '0';
8   nCE2      <= '0';
9   CE2       <= '1';
10  SA        <= (others => '0');
11  Trig      <='1'; -- se mettre en "lecture" le temps de l'init pour ne pas écrire n'importe quoi
12
13  wait for 6*(TCLKL+TCLKH);

```

```

14  SA          <= "000"&x"0001";
15  Trig      <= '0'; -- écriture à l'adresse 1
16  wait for 1*(TCLKL); -- pour travailler sur front montant
17  ENTREE   <= (others => '1'); -- décalage de la donnée d'un cycle
18                  --par rapport à l'adresse et la commande
19
20
21  wait for 2*(TCLKL+TCLKH);
22  SA          <= "000"&x"0002"; -- écriture à l'adresse 2
23  wait for 1*(TCLKL+TCLKH);
24  ENTREE   <= ENTREE + 1;-- décalage de la donnée d'un cycle par
25                  -- rapport à l'adresse et la commande
26
27  wait for 2*(TCLKH+TCLKL);
28  SA          <= "000"&x"0001"; -- lecture à l'adresse 1
29  Trig <= '1';
30  wait for 2*(TCLKH+TCLKL);
31  SA          <= "000"&x"0002"; -- lecture à l'adresse 2
32
33  wait; -- will wait forever
34 END PROCESS;

```

Ici la donnée est bien décalée d'un cycle par rapport à l'adresse et la commande. Quand le trigger est à 0, on est en écriture, et quand il est à 1, on est en lecture. C'est le cas pour la SRAM et l'IO buffer. Donc nous avons connecter par un fil ces deux I/O.

```

1  SRAM1 : mt551512y36f port map
2  (DQ, SA, '0', CLKO_SRAM, nCKE, nADVLD, '0',
3  '0', '0', '0', Trig, nOE, nCE, nCE2, CE2, '0');
4
5  IOB: for I in 0 to 35 generate
6  IOBx: IOBUF_F_16 port map(
7  O => SORTIE(I),
8  IO => DQ(I),
9  I => ENTREE(I),
10 T => Trig
11 );
12 end generate;

```

Simulation

Voici le résultatat de la simulation :




Figure 1.3: Simulation IO Buffer

Les données sont bien écrites aux bonnes adresses (1 et 2) et lues correctement par la suite.

Au passage à la lecture, le bus bidirectionnel passe en haute impédance, ce qui est le comportement attendu.

Voici un zoom sur le passage en haute impédance :




Figure 1.4: Haute impédance à la lecture de la donnée

1.3 Crontrolleur SRAM

Maintenant que nous avons validé le bon fonctionnement de l'IO buffer connecté à la SRAM, nous allons implémenter le contrôleur de la SRAM. Celui-ci sera responsable de la gestion des opérations de lecture et d'écriture vers la mémoire SRAM en fonction des signaux d'entrée.

Son fonctionnement sera basé sur une machine à états finis (FSM) qui gérera les différents états nécessaires pour effectuer les opérations de lecture et d'écriture.

un IO buffer sera également présent pour interfaçer les données entre le contrôleur et la SRAM.




Figure 1.5: Controlleur SRAM

Coté utilisateur, Les signaux ont été ajustés pour tensir sur un nombre d'octets complet:

- **User_address** : Adresse de 19 bits
- **User_data_in** : Données d'entrée de 32 bits
- **User_data_out** : Données de sortie de 32 bits
- **Ctrl** : Signal d'écriture/lecture (1 bit)

Nous avons fait le choix de laisser l'adresse sur 19 bits pour pouvoir adresser toute la mémoire SRAM.

D'un point de vue utilisateur, nous aurions pu choisir de mettre l'adresse sur 16 bits pour avoir un nombre complet d'octet.

1.3.1 Finished State Machine

D'après la page 11 de la datasheet de la SRAM :




Figure 1.6: FSM

Pour le moment, nous n'allons pas implémenter le mode Burst.
Cela signifie que les signaux MODE (LBO#) et ADV/LV# seront à 0.

Implementation FSM

```

1 process(Clk,reset)
2 begin
3 if reset = '1' then
4     state <= INIT;
5
6 elsif Clk'EVENT and Clk = '1' then
7     case state is
8         When INIT =>
9             state <= IDLE;
10
11        when IDLE =>
12            if Ctrl ='1' AND Start ='1' then
13                state <= READ;
14            elsif Ctrl ='0' AND Start ='1' then
15                state <= WRITE;
16            else
17                state <= IDLE;
18            end if;
19
20        when READ =>
21            if Ctrl ='1' AND Start ='1' then
22                state <= READ;
23            elsif Ctrl ='0' AND Start ='1' then
24                state <= WRITE;

```

```

25      else
26          state <= IDLE;
27      end if;
28
29      when WRITE =>
30          if Ctrl = '1' AND Start = '1' then
31              state <= READ;
32          elsif Ctrl = '0' AND Start = '1' then
33              state <= WRITE;
34          else
35              state <= IDLE;
36          end if;
37      end case;
38  end if;
39 end process;

```

1.3.2 Implementation du contrôleur SRAM

D'après le sujet, plusieurs signaux seront à mettre à 0 :

- ZZ sooz mode : basse consommation. 1 pour activer
- nCKE : clock enable si mis à 0
- nBWA
- nBWB
- nBWC
- nBWD : Byte write enable. permet de sélectionner quels octets sont écrits. mis à 0 pour écrire tous les octets.

Afin de créer un décalage d'horloge entre la donnée utilisateur, l'adresse et la commande, nous allons utiliser des bascules D. La manière la plus simple d'utiliser des bascules D est de assigner une entrée à un signal interne du composant dans un processus sensible aux fronts de l'horloge.

Ici, sur front montant, nous allons décaler la donnée utilisateur de deux cycles d'horloge et recopier l'adresse utilisateur sur l'adresse de la SRAM.

Sur front descendant, nous allons ajouter les bits de parité à la donnée avant de l'envoyer à la SRAM et renvoyer la donnée lue de la SRAM vers la sortie utilisateur.

```

1 process(Clk)
2 begin
3     if Clk'EVENT and Clk = '1' then
4         --décalage de la donnée de deux fronts montant
5         decalage_data_in_1 <= User_Data_in ;
6         decalage_data_in_2 <= decalage_data_in_1;
7
8     Addr <= User_Address; -- recopier l'adresse d'entrée du controller en entrée de la SRAM

```

```

9  end if;
10 end process;
11
12 process(Clk)
13 begin
14 if Clk'EVENT and Clk = '0' then -- sur front descendant
15 Data_in_s <= "0000" & decalage_data_in_2; --Ajout des 4 bits de parités dans à la donnée
16 User_Data_out <= Data_out_s(31 downto 0); --Renvoie des 32 bits sur la sortie
17 end if;
18 end process;

```

1.3.3 Test bench

Le test bench de notre composant SRAM complet se résume à tester plusieurs points:

- Que les instructions de lecture/ecriture données par l'utilisateur sont bien traitées par la FSM.
- Les données à écrire/lire sont bien traitées par l'IO Buffer.
- Les données sont correctement transmises à la SRAM.

Pour ce faire, nous allons d'abord exécuter une séquence d'écriture/lecture à l'adresse 0. Ensuite, nous ferons la même chose à l'adresse 7FFF... (soit la dernière adresse de la SRAM). Et enfin pour vérifier que la SRAM stock bien les données, nous vérifions que la donnée à l'adresse 0 est toujours présente

Ces tests nous permettront de nous assurer du bon fonctionnement de notre implémentation du contrôleur SRAM.

Le test bench est disponible sur GitHub sous le nom de fichier `tb_sram_controller.vhd`.

Voici sur la page suivante, la simulation du test bench:




Figure 1.7: Simulation Test Bench Contrôleur SRAM

Des marqueurs ont été placés pour indiquer les lectures aux différentes addresses. On constate que les données lues sont bien celles qui ont été écrites précédemment. à la lecture, le bus DQ de la SRAM est mis en haute impédance, ce qui est visible sur la simulation.

Les données et les adresses sont bien décalées d'un cycle d'horloge, comme prévu.

Ainsi, nous avons validé le bon fonctionnement de notre contrôleur SRAM.

1.4 Conclusion

1.5 Remerciements

2 Annexe

2.1 Code-source / Document...

2.2 Bibliographie