

# ZB32L032

ARM® Cortex®-M0+ 32-bit
Micro-Controller
Datasheet

Version 1.02 2024/1/8

### 产品特性

#### ■ ARM® Cortex®-M0+ 内核

- ▶ 64K字节嵌入式Flash,具有擦写保护功能
- ➤ 16K字节SRAM
- ▶ 最高运行到64MHz
- ▶ 一个24位系统定时器
- ▶ 支持低功耗睡眠模式
- ▶ 内建单周期32位硬件乘法器
- ➤ 4.3us 唤醒时间@Fcpu=32Mhz

#### ■ 工作条件

- ➤ 宽电压工作范围2.5V至5.5V
- ▶ 宽工作频率高至64MHz
- ➤ 工作温度: -40°C至+85°C

#### ■ 时钟源

#### ◇ 5路可选时钟源

- ▶ 外部4MHz~24MHz高速晶振
- ▶ 外部32.768KHz晶振
- ▶ 内部4MHz~24MHz高速时钟
- ▶ 内部低速38.4KHz/32.768KHz时钟
- ➤ PLL时钟 Max. 192 MHz
- ▶ 支持硬件时钟监视

#### ♦ RTC

- ➤ 支持RTC计数(秒/分/小时)及万年历功能 (日/月/年)
- ➤ 支持闹铃功能寄存器(秒/分/小时/日/月/ 年)
- ▶ 支持RTC从Deep Sleep模式唤醒系统

#### ■ 电源管理

- ▶ POR,PDR,LVR
- ➤ 两种低功耗工作模式: Sleep、Deep Sleep Mode
- ▶ 低电压检测,可配置为中断或复位
- ▶ 唤醒@sleep:所有中断源都可唤醒
- ➤ 唤醒@Deep sleep: 所有GPIO PIN 与 RTC(低速时钟工作)

#### ■ 中断

- ▶ 嵌套向量中断控制器(NVIC)用于控制32 个中断源,每个中断源可设置为4个优先 级
- ▶ 支持串行调试(SWD)带2个观察点/4个断

#### ■ 通用I/O引脚

▶ 在48-Pin封装下39个I/O

#### ■ 内置ISP Bootloader

➤ 支持通过UART 进行程序升级.

#### ■ 定时器/计数器

- ▶ 通用定时器:4x16 bits
- ▶ 高级定时器:3x16 bits,1x24bits(SysTick)
- ▶ 可编程的计数器:1x16 bits
- ▶ 看门狗计数器: WWDTx1,IWDTx1
- ▶ 基础定时器: 2x16bits
- ▶ 低功耗定时器:1x16bits

#### ■ 蜂鸣器频率发生器

▶ 可产生5个1KHz, 2KHz, 4KHz的蜂鸣信号

#### ■ 通信接口

- ▶ UARTO,1; USART3,4标准通讯接口
- ▶ 支持低速时钟的超低功耗LPUART
- ▶ QSPI,SPI/I2S 标准通讯接口,最高达 20Mbps.(有复用的 I2S 接口)
- > I2CX2标准通讯接口,主模式最高支持 1Mbps,从模式最高支持800Kbps
- ➤ One-Wire通讯接口

#### ADC

- ▶ 12位1Msps采样速率,12位SAR型ADC
- ▶ 24通道: 16路外部引脚,1路内部温度传感器电压,2路OPA输出,1路1/3\*VDD,1 路BGR 1.2V,1路DAC
- ▶ 外部参考电压: VDD,GPIO(PB01) PIN
- ▶ 内置参考电压: 2.5V, 2.048V

# ■ PDMA 控制器(Primcell µDMA PL230)

> 支持 8 chs: SPI,I2C,USART,Timer,ADC

#### ■ PWM

▶ 支持最多3个互补式输出

#### DAC(6-bits)x2

- 运算放大器(OPA)x2
- 内部温度传感器
- 电压比较器(VCx2) / 低电压检测器 (LVD)
- 硬件CRC-16/32模块,AES硬件单元, TRNG真随机数发生器
- 16字节(128位)的芯片唯一ID (UID)
- 开发工具
  - ▶ SWD全功能的嵌入式调试解决方案
- 封装形式: TSSOP28, QFN32, LQFP32/48



# 目录

产品特	<b>特性</b>	2
目录.		3
图索	引	5
表索	引	6
[1]	简介	7
[2]	描述	8
	2.1 设备概述	8
	2.2 内部框图结构	9
	2.3 引脚定义	10
	2.4 引脚功能配置	13
	2.5 复用引脚功能说明	16
	2.6 模块与引脚信号说明	19
	2.7 串行接口说明	21
<b>【</b> 3】	储存器映像	22
[4]	典型应用线路图	23
<b>【5】</b>	电气特性	24
	5.1 测试条件	24
	5.1-1 最小和最大数值	24
	5.1-2 典型数值	24
	5.2 绝对最大额定值	25
	5.3 工作条件	26
	5.3-1 通用工作条件	26
	5.3-2 上电和掉电时的工作条件	26
	5.3-3 内嵌复位和 LVD 模块特性	27
	5.3-4 内置的参考电压	28
	5.3-5 供电电流特性	
	5.3-6 从低功耗模式唤醒的时间	
	5.3-7 外部时钟源特性	
	5.3-8 內部时钟源特性	
	5.3-9 Flash 特性	
	5.3-10 电磁敏感特性	
	5.3-11 I/O Port 特性	
	5.3-12 ADC 特性	
	5.3-13 VC 特性	
	5.3-14 DAC 特性	
	5.3-15 OPA 特性	45



	5.3-16 TIM 定时器特性	48
	5.3-17 通信接口	49
	5.3-18 温度传感器特性	
[6]		
	6.1 TSSOP28 封装	
	6.2 QFN32 封装	
	6.3 LQFP32 封装	
	6.4 LQFP48 封装	
	6.5 丝印说明	
	6.5-1 TSSOP28	
	6.5-2 QFN32	50
	6.5-3 LQFP48	
<b>7</b> 71	型号命名	
	空亏证名	
	产品选型表	
191	<b>服本修订</b>	63



# 图索引

Figure 1 Block Diagram	9
Figure 2 ZB32L032 LQFP48	
Figure 3 ZB32L032 LQFP32	11
Figure 4 ZB32L032 TSSOP28	12
Figure 5 储存器映像图	22
Figure 6 典型应用线路图	23
Figure 7 ADC 方块图	40
Figure 8 ADC 典型应用图	42
Figure 9 VC 方块图	43
Figure 10 OPA 方块图	45
Figure 11 I2C 时序方块图	49
Figure 12 SPI 时序图(主机模式)	51
Figure 13 SPI 时序图(从机模式 CPHA=0 )	51
Figure 14 SPI 时序图(从机模式 CPHA=1)	51
Figure 15 I2S 从时序图	53
- Figure 16 I2S 主时序图	53



# 表索引

Table 1 ZB32L032 芯片特性与周边配备	8
Table 2 引脚功能说明表	
Table 3 选择芯片引脚表	
Table 4 模块与引脚信号说明表	
Table 5 串行接口说明表	



# 【1】简介

ZB32L032 是一款内嵌 32 位 ARM® Cortex®-M0+内核的超低功耗和宽电压工作范围(2.5V~5.5V)的微控制器,最高可运行在 64MHz,内置 64K 字节的嵌入式 Flash,16K 字节的SRAM,集成了12位1Msps高精度SAR型ADC(16 channel)、DAC(6-bits)、OPAx2、RTC、比较器x2、UARTx2、USARTx2、LPUART、SPI/I2S、QSPI、I2Cx2 和 PWMx (多路独立输出或互补式输出)等丰富的外设接口,具有高整合度、高抗干扰、高可靠性的特点。

ZB32L032 系列具有宽电压工作范围、低功耗、低待机电流、高集成度外设、高操作效率、快速唤醒及高性价比等优势,广泛适用于下列应用:

小家电、充电器、遥控器、电子烟、燃气报警器、数显表、温控器、记录仪、电机驱动、智能门锁、智能传感器、智能家居以及智慧城市等。




# 【2】 描述

### 2.1 设备概述

		ZB32L032XXX	ZB32L032XXX	ZB32L032XXX					
	引脚数	48	32	28					
	GPIO	39	25	22					
MCU	内核	Cortex M0+							
IVICU	CPU 频率	Up to 64 MHz							
	Flash	64K Bytes (50 MHz Access)							
	SRAM		16K Bytes						
	PDMA	16 (	CH (SPI, I2C, USART, Timer,	ADC)					
	基础 (16-bits)		2x16 bits / 1x32 bits						
	通用(16-bits)		4(T2, T2A, T2B, T2C)						
Timer	高级(16-bits)		3(T1, T1A, T1B)						
IIIIICI	PCA(16-bits)		1						
	SysTick(24-bits)		1						
	省电(LPTIMER)		1						
RT	C/IWDG/WWDG		1/1/1						
	AWK		1						
	工作电压范围		2.5~5.5V						
	工作温度	-40~85 ℃							
	调试功能	SWD							
	唯一标识符	16 Bytes							
	UART, USART	2,2	2,2 1,1						
通信	LPUART	1	1	0					
界面	SPI	2(16/20Mhz)	1(16/20Mhz)	1(16/20Mhz)					
	I2C	2	2	2					
	比较器	2	2	2					
	AES		Yes(128-bytes)						
	TRNG		1						
	CRC16/32		1						
P	内部温度传感器		1						
	内部高速晶振		HIRC: 4/8/16/22.12/24MF	<del>l</del> z					
	内部低速晶振		SIRC: 32.8/38.4KHz						
时钟	外部高速晶振	HXT : 4M~24MHz							
	外部低速晶振	LXT : 32.768MHz							
	PLL								
	12 Bits A/D	17 CH	11 CH						
	OPAx2	2 2 0							
	蜂鸣器	1							
	封装	LQP48	LQFP32/QFN32	TSSOP28					

Table 1 ZB32L032 芯片特性与周边配备





### 2.2 内部框图结构





Figure 1 Block Diagram

Note: S\*: Maximum channels for Single output; C\*: Maximum channels for complement output.

1\*: is UARTO, UART1, USART2, USART3





### 2.3 引脚定义




Figure 2 ZB32L032 LQFP48






Figure 3 ZB32L032 LQFP32






Figure 4 ZB32L032 TSSOP28



### 2.4 引脚功能配置

	Pin		Pin	Power	UARTX4	SPI/I2S	TIM2	TIM2A	TIM2B	TIM2C	ADC	Clock
l	Num	1	Name	WKUP XTAL	LPUART	I2CX2	PCA LPTIM	TIM1	TIM1A	TIM1B	VCX2 OPAX2	IR LVD
48	32	28		ISP								SWD
1	1	1	VCAP	Р								
2			PC13	WKUP					T2B_CH4	T2C_CH1		
3		2	PB05	XTLI								
4		3	PB04	XTLO								
5	2	4	PA01	XTHI	TXD_1	SDA_0	T2_ETR	T1_ETR	T1A_ETR	TB1_ETR		
					CKS_2	Q_CLK		T2A_ETR	T2B_ETR	T2C_ETR		
6	3	5	PA02	XTHO	RXD_1	SCL_0	T2_ETR	T1_CH1	T1A_ETR	TB1_ETR		
					TXD_2	QBK1_NCS		T1_ETR	T2B_ETR	T2C_ETR		
7	4	6	NRST					T2A_ETR				
8	-		AVSS	G								
9	5	7	AVDD	P								
10	6	8	PA00	WKUP	RXD_2	QBK1_IO0	T2_CH1	T1_CH1	T1A_ETR	T2C_ETR	AIN0	
10		0	PAUU	WKUP	KAD_Z	QBK1_IOU	T2_CH1	T2A_CH1	T2B_ETR	T1B_ETR	VC0_P4	
								T1_ETR	125_2111		VC0_N0	
								T2A_ETR			VC0_O	
								_			VC1_P0	
											VC1_N4	
11	7	9	PD00	WKUP	CTS_2	QBK1_IO1	T2_CH2	T1_CH1N			AIN1	
								T2A_CH2			VC0_P5	
								T2A_ETR			VC0_N1	
											VC1_P1	
											VC1_N5	
12	8	10	PA14	WKUP	TXD_1	QBK1_IO2	T2_CH3	T1_CH1	T2B_CH1		AIN2	
					RTS_2			T2A_CH1			VC0_P6	
											VC0_N2	
											VC1_P2	
											VC1_O	
13	9	11	PA03	WKUP	RXD_1	QBK1_IO3	T2_CH4	T1_CH1N	T1A_CH1	T1B_CH1	AIN3	
								T2A_CH2	T1A_ETR	T2C_CH1	VC0_P7	
								T1_ETR		T1B_ETR	VC0_N3	
											VC1_P3	
14	10	12	PA04	WKUP	TXD_1	CS/WS	PCA_CH4	T2A_CH3	T2B_ETR	T1B_CH1N	AIN4	
						QBK2_NCS	T2_ETR	T1_ETR	T1A_CH1	T2C_CH2	VC0_P8	
								T2A_ETR	T1A_ETR	T1B_ETR	VC0_N4	
15	11	13	ם א סר	WIZLID		CLVICV	T2 CU1	TOA CILA	T1A C111N	T2C_ETR	VC1_P4	LV/D O
15	11	13	PA05	WKUP		CLK/CK	T2_CH1	T2A_CH4	T1A_CH1N	T1B_ETR	AIN5	LVD_O
						QBK2_IO0	T2_ETR	T1_ETR	T1A_ETR	T2C_ETR	VC0_P9	
							PCA_ECI	T2A_ETR	T2B_ETR		VC0_N5	
											VC1_P5	



			Pin	Power	UARTX4	SPI/I2S	TIM2	TIM2A	TIM2B	TIM2C	ADC	Clock
	Pin		Name	WKUP	LPUART	12CX2	PCA	TIMIZA TIM1	TIMIZE TIM1A	TIM1B	VCX2	IR
1	Num	1	Name	XTAL	LIOAKI	IZCAZ	LPTIM	111411	HINIT	TIIVIID	OPAX2	LVD
48	32	28		ISP							01702	SWD
16	12	14	PA06	WKUP	CKS_3	MISO	PCA_CH0	T2A_CH1	T1A_ETR	T1B_CH1	AIN6	011.5
						QBK2_IO0	T2_ETR	T1_ETR	T2B_ETR	T1B_ETR	VC0_P10	
								T2A_ETR		T2ACETR	VC0_N6	
											VC0_O	
17		15	PA07	WKUP	TXD_3	MOSI/SD	PCA_CH1	T1_CH1	T2B_CH1	T1B_CH1N	AIN7	
						QBK2_IO0				T2C_CH1	VC0_P11	
											VC0_N7	<b>&gt;</b>
											VC1_O	
18		16	PB00	WKUP	RXD_3	QBK2_IO0	PCA_CH2		T1A_CH1	T2C_CH2	AIN8	MCO
						MCK					VC0_N10	
-											VC1_N6	
19		17	PB01	WKUP	CTS_3		PCA_CH3		T1A_CH1N	T2C_CH3	AIN9	
											EXVREF	
											VC1_P6 VC1_N7	
20	13	18	PB02	WKUP	RTS_3		PCA_ECI	T1_CH1	T1A_BK	T1B_BK	AIN16	
20	13	10	PDUZ	WKUP	K13_3		LPT_TOG	T1_BK	TIA_DK	I ID_DK	VC1_P7	
							LF I_TOU	TI_DK			VC1_F7 VC1_N8	
											OP2_INN	
21	14		PB10	WKUP	TX_LP	SCL_1		T1_CH1		T2C_CH1	AIN17	
					_			T2A_CH1		_	VC1_P8	
											OP2_INP	
22	15		PB11	WKUP	RX_LP	SDA_1		T1_CH1N		T1B_CH1	AIN18	
					CKS_2						OP2_O	
23	16	19	VSS	G								
24	17	10	VDD	Р								
25			PB12	WKUP	TXD_2	QBK1_NCS		T1_BK		T1B_CH1	AIN19	
											VC1_P9	
26	18		PB13	WKUP	RXD_2	Q_CLK		T1A_CH1N		T2C_CH1	AIN20	
						SCL_1				T1B_CH1N	VC1_P10	
											OP1_INP	
27			PB14	WKUP	CTS_2	QBK1_IO0	T2_CH1	T1_CH1	T1A_BK	T2C_CH1	AIN21	
						SDA_1					VC1_P11	
	46		2015	1100:5	DTC C	0.01// 1.01	TO 5:10	T4 C		TO 6 5115	OP1_O	
28	19		PB15	WKUP	RTS_2	QBK1_IO1	T2_CH2	T1_CH1N		T2C_CH2	AIN22	
29		21	PA08	WKUP		QBK1_IO2	T2_CH3	T1_CH1		T2C_CH3	OP1_INN	
					TVD 0				T44 C114			
30		22	PA09	WKUP	TXD_0	QBK1_IO3 SCL_0	T2_CH4	T1_CH1N T1_BK	T1A_CH1	T2C_CH4		
31	20	23	PA10	WKUP	RXD_0	QBK2_NCS		T1_CH2	T1A_CH1	T1B_CH1		
						SDA_0				T2C_CH1		
										T1B_BK		



			Pin	Power	UARTX4	SPI/I2S	TIM2	TIM2A	TIM2B	TIM2C	ADC	Clock
	Pin		Name	WKUP	LPUART	12CX2	PCA	TIM1	TIM1A	TIM1B	VCX2	IR
	Num	1	Turric	XTAL	Li O/titi	IZCAZ	LPTIM	111111	111111111111111111111111111111111111111	1114116	OPAX2	LVD
48	32	28		ISP			E1 111141				OITAL	SWD
32	-	25	PC05	WKUP		SCL_1	T2_ETR	T1_CH2N	T1A_CH1N	T1B_ETR	VC0_O	MCO
						MISO		T1_ETR	T1A_ETR	T2C_ETR		
						QBK2_IO0		T2A_ETR	T2B_ETR			
33	22	25	PC06	WKUP		SDA_1	T2_ETR	T1_CH3	T1A_CH2	T1B_CH1	VC1_O	
						MOSI/(SD)		T1_ETR	T2B_ETR	T2C_ETR		
						QBK2_IO1		T2A_ETR	T1A_ETR	T1B_ETR		
										T2C_ETR		
34	23	26	PC07	WKUP	RXD_0	QBK2_IO2		T1_CH3N	T1A_CH2N	T1B_CH1N		SWDIO
								T1_ETR	T1A_ETR	T2C_ETR		LVD_O
										T1B_ETR		
35			PD06	WKUP		QBK2_IO3		T1_CH4	T1A_CH3	T1B_CH2	<b>*</b>	
						SCL_1						
36			PD07			SDA_1			T1A_CH3N	T1B_CH2N		
37	24	27	PD01	WKUP	TXD_0	MCK		T2A_CH1	T1A_CH4	T1B_CH3		SWCLK
					TXD_1			T1_ETR	T1A_ETR	T1B_ETR		LVD_O
												MCO
38	25		PA15	WKUP	RXD_1	CS	T2_ETR	T2A_CH2		T1B_CH3N		
						(WS)	T2_CH1	T1_CH1		T2C_CH4		
39	26		PB03	WKUP		CLK	T2_CH2	T2A_CH3		T2C_CH3	VC1_N9	
						(CK)	LPT_Gate	T1_CH1N		T1B_CH1		
40	27		PC15	WKUP		MISO_0	PCA_CH0	T2A_CH4		T2C_CH2	VC0_P12	
							LPT_ETR			T1B_CH1N	VC1_P12	
										T1B_BK	VC1_N10	
41	28		PC14	WKUP		MOSI/SD	PCA_CH1	T1_BK		T2C_CH1	VC0_P13	
							LPT_Gate				VC1_P13	
42	29		PB06	WKUP	TXD_0	SCL_0	T2_CH1	T1_CH1			VC0_P14	
						Q_CLK	LPT_ETR	T2A_CH2			VC1_P14	
							LPT_TOG					
43	30		PB07	WKUP	RXD_0	SDA_0	T2_CH2	T1_CH1N	T2B_CH1	T1B_CH1	VC0_P15	
						QBK1_NCS	LPT_TOGN				VC1_P15	
44	31	28	PD03	воото								
45			PB08	WKUP	TXD_0	SCL_0		T2A_CH1	T2B_CH2	T2C_CH2		
						Q_CLK				T1B_CH1N		
46			PB09	WKUP	RXD_0	SDA_0			T2B_CH3	T1B_CH4		
						QBK1_NCS						
47	32		VSS	G								
48			VDD	Р								

Table 2 引脚功能说明表



### 2.5 复用引脚功能说明

	Pin						G	PIOX_AFR[i-	+3:i]				
	Num	ו	0	1	2	3	4	5	6	7	8	9	F/Config
48	32	28		'	۷	3	4	,	0	,	0	9	r/comig
1	1	1	VCAP	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р
2			PC13			T2C_CH1		T2B_CH4					
3		2	PB05										XTLI
4		3	PB04										XTLO
5	2	4	PA01	SDA_0		TXD_1					CKS_2	Q_CLK	XTHI
6	3	5	PA02	SCL_0	T1_CH1	RXD_1					TXD_2	QBK1_NCS	XTHO
7	4	6	NRST										
8			AVSS	G	G	G	G	G	G	G			G
9	5	7	AVDD	Р	Р	Р	Р	Р	Р	Р			Р
10	6	8	PA00	TIM10_TOG	T1_CH1	T2_CH1		T2A_CH1		RXD_2	VC0_O	QBK1_IO0	AIN0 VC0_P4 VC0_N0 VC1_P0 VC1_N4
11	7	9	PD00	TIM10_TOGN	T1_CH1N	T2_CH2	CTS_2	T2A_CH2			TIM11_TOGN	QBK1_IO1	AIN1 VC0_P5 VC0_N1 VC1_P1 VC1_N5
12	8	10	PA14	TXD_1	T1_CH1	T2_CH3	T2A_CH1	T2B_CH1	TIM11_TOG		RTS_2	QBK1_IO2	AIN2 VC0_P6 VC0_N2 VC1_P2
13	9	11	PA03	RXD_1	T1_CH1N	T1A_CH1	T1B_CH1	T2A_CH2	T2_CH4		T2C_CH1	QBK1_IO3	AIN3 VC0_P7 VC0_N3 VC1_P3
14	10	12	PA04	CS/WS	TXD_1	PCA_CH4	T1A_CH1	T1B_CH1N	T2A_CH3		T2C_CH2	QBK2_NCS	AIN4 VC0_P8 VC0_N4 VC1_P4
15	11	13	PA05	CLK/CK	PCA_ECI		T1A_CH1N	T2_CH1	T2A_CH4	LVDO	VC1_O	QBK2_IO0	<b>AIN5</b> VC0_P9 VC0_N5 VC1_P5
16	12	14	PA06	MISO	PCA_CH0		T1B_CH1	T2A_CH1		VC0_O	CKS_3	QBK2_IO1	<b>AIN6</b> VC0_P10 VC0_N6



	Pin						G	PIOX_AFR[i-	+3:i]				
ا	Num	)	0	1	2	3	4	5	6	7	8	9	F/Config
48	32	28	U		۷	3	4	J	U	,	0	3	r/comig
17		15	PA07	MOSI/SD	PCA_CH1	T1_CH1	T1B_CH1N	T2B_CH1	T2C_CH1	VC1_O	TXD_3	QBK2_IO2	<b>AIN7</b> VC0_P11 VC0_N7
18		16	PB00	PCA_CH2	MCK	T1A_CH1	TIM11_G		T2C_CH2	MCO	RXD_3	QBK2_IO3	<b>AIN8</b> VC0_N10 VC1_N6
19		17	PB01	PCA_CH3		T1A_CH1N	TIM11_EXT		T2C_CH3		CTS_3		AIN9 EXVREF VC1_P6 VC1_N7
20	13	18	PB02		PCA_ECI	LPT_TOG	T1_CH1	T1_BK	T1A_BK	T1B_BK	RTS_3		<b>AIN16</b> VC1_P7 VC1_N8 OP2_INN
21	14		PB10	SCL_1		T1_CH1		T2A_CH1	T2C_CH1		TX_LP		AIN17 VC1_P8 OP2_INP
22	15		PB11	SDA_1		T1_CH1N		T1B_CH1		CKS_2	RX_LP		<b>AIN18</b> OP2_O
23	16	19	VSS	G									
24	17	20	VDD	Р									
25			PB12		T1B_CH1		T1_BK		LXT_out		TXD_2	QBK1_NCS	<b>AIN19</b> VC1_P9
26	18		PB13		SCL_1	T1A_CH1N	T1B_CH1N		HXT_out	T2C_CH1	RXD_2	Q_CLK	<b>AIN20</b> VC1_P10 OP1_INP
27			PB14		SDA_1	T1_CH1	T2_CH1	T1A_BK	SIRC_out	T2C_CH1	CTS_2	QBK1_IO0	<b>AIN21</b> VC1_P11 OP1_O
28	19		PB15		T1_CH1N	T2_CH2	T2C_CH2		HIRC_out		RTS_2	QBK1_IO1	AIN22 OP1_INN
29		21	PA08	TXD_0		T1_CH1	T2_CH3		BEEP	T2C_CH3		QBK1_IO2	
30		22	PA09 (BOOT1)	TXD_0	T1_CH1N	T1A_CH1	T2_CH4	T1_BK	1-Wire	T2C_CH4	SCL_0	QBK1_IO3	
31	20	23	PA10	RXD_0	T1_CH2	T1A_CH1	T1B_CH1	T1B_BK	RTC_1Hz	T2C_CH1	SDA_0	QBK2_NCS	
32	21	24	PC05	TIM10_EXT	MISO	T1_CH2N	T1A_CH1N		MCO	VC0_O	SCL_1	QBK2_IO0	
33	22	25	PC06	TIM10_G	MOSI/SD	T1_CH3	T1A_CH2	T1B_CH1		VC1_O	SDA_1	QBK2_IO1	
34	23	26	PC07		RXD_0	T1_CH3N	T1A_CH2N	T1B_CH1N		LVD_O		QBK2_IO2	SWDIO (Config)
35			PD06	SCL_1		T1_CH4	T1A_CH3	T1B_CH2				QBK2_IO3	



	Pin						G	PIOX_AFR[i-	+3:i]				
	Num		0	1	2	3	4	5	6	7	8	9	F/Config
48	32	28	-				·		, i				. 3
36			PD07	SDA_1			T1A_CH3N	T1B_CH2N					
37	24	27	PD01	TXD_1	TXD_0	T1A_CH4	T1B_CH3	T2A_CH1	LVD_O	MCO	MCK		SWCLK (Config)
38	25		PA15	CS/WS	RXD_1	T1_CH1	T1B_CH3N		T2_CH1	T2A_CH2	T2C_CH4		
39	26		PB03	CLK/CK	LPT_GATE		T1_CH1N	T1B_CH1	T2_CH2	T2A_CH3	T2C_CH3		VC1_N9
40	27		PC15	MISO		PCA_CH0	LPT_ETR	T1B_CH1N	T2A_CH4	T1B_BK	T2C_CH2		VC0_P12 VC1_P12 VC1_N10
41	28		PC14	MOSI/SD		LPT_GATE	PCA_CH1	T1_BK		T2C_CH1			VC0_P13 VC1_P13
42	29		PB06	SCL_0	TXD_0	LPT_ETR	LPT_TOG	T1_CH1	T2A_CH2	T2_CH1		Q_CLK	VC0_P14 VC1_P14
43	30		PB07	SDA_0	RXD_0	LPT_TOGN	T1_CH1N	T1B_CH1	T2_CH2	T2B_CH1		QBK1_NCS	VC0_P15 VC1_P15
44	31	28	PD03 <b>(BOOT0)</b>										
45			PB08	SCL_0	TXD_0	T1B_CH1N	T2A_CH1	T2B_CH2	T2C_CH2			Q_CLK	
46			PB09	SDA_0	RXD_0			T2B_CH3	T1B_CH4			QBK1_NCS	
47	32		VSS	G									
48			VDD	Р									

Table 3 选择芯片引脚表



### 2.6 模块与引脚信号说明

模块功能	引脚名称	说明						
	VDD	电源						
Power	AVDD	电源						
rowei	VCAP	LDO 内核供电 (仅限内部电路使用,外部连接电容至少 1uf)						
Consumal	VSS	接地						
Ground	AVSS	接地						
GPIO (x=0~15)	PAx, PBx, PCx, PDx	PAx 通用数字输入/输出引脚						
NRST	NRST	复位输入端口,低有效,芯片复位						
ADC	AIN0~AIN23	ADC 输入通道 0~23						
ADC	EXVREF	ADC 外部参考电压						
	OPx_INN	OPA 负端输入						
OPA X=0, 1, 2	OPx_INP	OPA 负端输出						
X=0, 1, Δ	OPx_O	OPA 输出						
	VCxN0~VCxN11	选择 VC0, VC1负端输入						
VC V=0.1	VCxP0~VCxP11	选择 VC0,VC1 正端输入						
X=0, 1	VCx_O	VC0,VC1 比较输出						
LVD	LVD_O	电压侦测输出						
ISP	BOOT0 BOOT1	当复位时 BOOT0(PD03)管脚为高电平芯片工作于 ISP编程模式,可通过 ISP 协议对 FLASH 进行编程。 当复位时 BOOT0(PD03)管脚为低电平,芯片工作于用户模式,芯片执行 FLASH 内的程序代码,可通过 SWD 协议对 FLASH 进行编程。						
WKUP	All GPIO	外部唤醒脚位						
LDUADT	TXD_LP	LPUART 数据发送端						
LPUART	RXD_LP	LPUART 数据接收端						
	CKS_y	USART_y CKS						
UART	RTS_x	USART_y RTS						
x=0,1,2,3 USART	CTS_x	USART_y CTS						
y=2,3	TXD_x	UART_x 数据发送端						
, -,-	RXD_x	UART_x 数据接收端						



模块功能	引脚名称	说明
	MISO	SPI模块主机输入从机输出数据信号
CDI	MOSI	SPI模块主机输出从机输入数据信号
SPI	CLK	SPI模块时钟信号
	CS	SPI片选择致能
I2C	SDA_x	I2C 模块数据信号
x=0,1	SCL_x	I2C 模块时钟信号
通用定时器 TIMx	Tx_CH1,2,3,4	Timer x 的捕获输入/比较输出/PWM 输出 Ch1,2,3,4
X=2,2A,2B,2C	Tx_ETR	Timerx的外部计数输入信号
可编程计数阵列	PCA_ECI	外部时钟输入信号
PCA	PCA_CH0~PCA_CH4	捕获输入/比较输出/PWM输出 0~4
	TIM1_CH1,2,3,4	TIM1 PWM 输出 channel 1/2/3/4
	TIM1_CH1N,2N,3N	TIM1 PWM 输出 反相 channel 1N/2N/3N
	TIM1_BKIN	TIM1 刹车信号输入
高级定时器	TIM1A_CH1,2,3,4	TIM1 PWM 输出 channel 1/2/3/4
Advanced	TIM1A_CH1N,2N,3N	TIM1 PWM 输出 反相 channel 1N/2N/3N
Timer1, 1A, 1B	TIM1A_BKIN	TIM1 刹车信号输入
	TIM1B_CH1,2,3,4	TIM1 PWM 输出 channel 1/2/3/4
	TIM1B_CH1N,2N,3N	TIM1 PWM 输出 反相 channel 1N/2N/3N
	TIM1B_BKIN	TIM1 刹车信号输入
	LP_ETR	LP Timer 的外部计数输入信号
低功耗定时器	LP_GATE	LP Timer 的门控信号
LPTimer	LP_TOG	比较输出正端
	LP_TOGN	比较输出负端
	BK1_IO0~IO3	QSPI 模块主机(从机) 输入/输出数据信号
OCDI	BK2_IO0~IO3	QSPI 模块主机(从机) 输入/输出数据信号
QSPI	Q_CLK	SPI模块时钟信号
	BK1_nCS,BK2_nCS	SPI片选择使能

Table 4 模块与引脚信号说明表

### 2.7 串行接口说明

Number							
	0	1	2	3	4	5	6
Serial	<u> </u>	'	_		·	3	o o
12C	SCL_0	SCL_1					
	SDA_0	SDA_1					
SPI	CS						
	CLK						
	MISO						
	MOSI						
QSPI	BK1_IO0~IO3						
	BK2_IO0~IO3						
	Q_CLK						
	BK1_nCS						
	BK2_nCS						
UART	CTS_0	CTS_1	CTS_2	CTS_3			
	RTS_0	RTS_1	RTS_2	RTS_3			
	TXD_0	TXD_1	TXD_2	TXD_3			
	RXD_0	RXD_1	RXD_2	RXD_3			
LPUART	CTS_LP						
	RTS_LP						
	TXD_LP						
	RXD_LP						
PWM	T1_CH1/	T1A_CH1/	T1B_CH1	T2_CH1	T2A_CH1	T2B_CH1	T2C_CH1
独立 输出	T1_CH2/	T1A_CH2/	T1B_CH2	T2_CH2	T2A_CH2	T2B_CH2	T2C_CH2
加山	T1_CH3/	T1A_CH3/	T1B_CH3	T2_CH3	T2A_CH3	T2B_CH3	T2C_CH3
	T1_CH4/	T1A_CH4/	T1B_CH4	T2_CH4	T2A_CH4	T2B_CH4	T2C_CH4
	PCA_CH0/						
	PCA_CH1/						
	PCA_CH2/						
	PCA_CH3/						
\	PCA_CH4/						
PWM	T1_CH1, 1N	T1A_CH1, 1N	T1B_CH1, 1N				
互补	T1_CH2, 2N	T1A_CH2, 2N	T1B_CH2, 2N				
输出	T1_CH3, 3N	T1A_CH3, 3N	T1B_CH3, 3N				

Table 5串行接口说明表

Note:

PWM 互补输出: Tx\_CHx -> Positive, Tx\_CHxN -> Negative



# 【3】储存器映像




Figure 5 储存器映像图



# 【4】 典型应用线路图




Figure 6 典型应用线路图



# 【5】 电气特性

### 5.1 测试条件

除非特别说明,所有的电压都以 VSS 为基准。

#### 5.1-1 最小和最大数值

除非特别说明,在生产线上通过对 100%的产品在环境温度  $T_A=25^{\circ}$ C 和  $T_A=T_{op,Max}$  下执行的测试( $T_{op,Max}$  与选定 Part Number 所对应的的温度范围匹配),所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据,不会在生产线上进行测试;在综合评估的基础上,最小和最大数值是通过样本测试后,取其平均值再加减三倍的标准分布(平均±3Σ)得到。

#### 5.1-2 典型数值

除非特别说明,典型数据是基于  $T_A=25^{\circ}$ C 和 VDD= $3.3V(2.5V \leq VDD \leq 5.5V$  电压范围)。这些数据仅用于设计指导而未经测试。

典型的 ADC 精度数值是通过对一个标准的批次采样,在所有温度范围下测试得到,95% 产品的误差小于等于给出的数值(平均±2Σ)



### 5.2 绝对最大额定值

符号	参数描述	条件	最小值	典型值	最大值	单位
VDD-VSS	外部电源电压		2.5		5.5	<b>&gt;</b>
AVDD-AVSS	71°m电极电压		2.3		5.5	V
V <sub>IO</sub>	IO 的电压		-0.3		VDD+0.3	V
T <sub>STG</sub>	存储温度		-40	25	150	°C
T <sub>OP</sub>	工作温度		-40	25	85	°C
F <sub>CPU</sub>	CPU工作频率		32.768K	24M	64M	Hz
V <sub>ESD, HBM</sub>	参见5.3-10.1					
V <sub>ESD, CDM</sub>	参见5.3-10.1					
V <sub>ESD, MM</sub>	参见5.3-10.1					

### 注意

- 1. 温度测试方法: CP 阶段测试高温 85℃,低温-40℃ 和高温 85℃ 的 chip level 测试仅在实验室和 Production Quality Qualification 时测试
- 2. 频率测试方法: CP 阶段测试 64MHz 频率, Final Test 只关注于封装工艺的缺陷



### 5.3 工作条件

### 5.3-1 通用工作条件

符号	参数描述	条件	最小值	最大值	单位	参考
VDD	电源电压	ı	2.5	5.5	V	
C <sub>S</sub>	VCAP 电容	-	0.47	2.2	μF	推荐 1.0µF
T <sub>OP</sub>	工作温度		-40	85	°C	

#### 注意:

- 1. 推荐工作条件是确保半导体芯片正常工作的条件。在推荐工作条件的范围内,电气特性的所有规格 值均可得到保证。 务必在推荐工作条件下使用半导体芯片。超出该条件的使用可能会影响半导体的 可靠性。
- 2. 对于本数据手册中未记载的项目、使用条件或逻辑组合的使用,本公司不做任何保障。如果用户考虑在所列条件之外使用本芯片,请事前联系销售代表。


### 5.3-2 上电和掉电时的工作条件

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>POR</sub>	POR 释放电压(上电过程)			2.25	2.2	\/
$V_{BOR}$	BOR 检测电压(掉电过程)		۷.۷	2.23	2.5	V

注:由设计保证,不在生产中测试



#### 5.3-3 内嵌复位和 LVD 模块特性



符号	参数	条件	最小值	典型值	最大值	单位
		LVD_CR[2:0] = 000	4.20	4.39	4.54	
		(4.4V)	7.20	1.00	1.01	
		LVD_CR[2:0] = 001	3.78	3.95	4.08	
		(4.0V)	0.70	0.00	4.00	
		LVD_CR[2:0] = 010	3.44	3.59	3.72	
	VDD	(3.6V)	0.11	0.00	0.72	
		LVD_CR[2:0] = 011	3.14	3.29	3.4	
Vleve		(3.3V)	0.14	0.20	0.4	V
vieve	Detectable threshold	LVD_CR[2:0] = 100	2.90	3.04	3.16	
		(3.1V)	2.00	0.04	0.10	
		LVD_CR[2:0] = 101	2.70	2.82	2.92	
		(2.9V)				
		LVD_CR[2:0] = 110	2.52	2.63	2.72	
		(2.7V)	2.02	2.03	2.12	
		LVD_CR[2:0] = 111	2.36	2.46	2.54	
		(2.5V)	2.50	2.40	2.04	
I <sub>comp</sub>	Detector's current	@25°C	0.7	1	1.3	μΑ
	Detector's response time when					
$T_{response}$	VDD fall below or rise above the	@25°C	2	3	4	μs
	threshold.					
т	Detector's setup time when	@3F%C	3	5	10	
$T_{\text{setup}}$	ENABLE. VDD unchanged.	@25°C	3	5	10	μs

注:数据基于考核结果,不在生产中测试



### 5.3-4 内置的参考电压

符号	参数	条件	最小值	典型值	最大值	单位
$V_{CAP}$	Internal 2.5V Reference Voltage	-40~85°C 2.8~5.5V	2.54*(1-5%)	2.54V	2.54*(1+5%)	V
V <sub>2.048</sub>	Internal 2.048V Reference Voltage	-40~85°C 2.8~5.5V	2.048*(1+5%)	2.048V	2.048*(1+5%)	V
T <sub>START</sub>	内置的参考电压 V <sub>2.048</sub> 启动时间		4			us
$T_{S\_temp}$	读取 V <sub>2.048</sub> 时的 ADC 采样时间		5			us

Note:

(1\*):由设计保证,未经生产测试。

内置的参考电压 V <sub>2.048</sub> 校正值名称	描述	存储地址
VREFINT_CAL	VREFINT ADC raw data acquired at temperature of 25°C, VDD=3.3V	0x1800_002C~0x1800_002D



### 5.3-5 供电电流特性

符号	参数		条件		典型值	最大值	单位
				4M	223.8	270.6	
			Clocksource:HIRC	8M	293.5	333.5	
I <sub>DD</sub> (Run	All Peripherals clock OFF,	V <sub>core</sub> =1.2V	HCLK=HIRC PLL off	16M	430	469	
Mode in RAM)	Run while(1) in RAM	VDD=2.5V-5.5V		24M	566	603	μA
(KAIVI)	III KAWI		Clocksource:HXT(8M)	32M	1402	1495	
			HCLK=PLL, HIRC Off	64M	1811	1908	
				4M	697	768	
			Clocksource:HIRC	8M	1161	1268	
	All Peripherals clock ON, Run	V <sub>core</sub> =1.2V	HCLK=HIRC PLL off	16M	2110	2274	
	while(1) in Flash	VDD=2.5V-5.5V		24M	3046	3260	μA
	FlaSII		Clocksource:HXT(8M)	32M	4450	4600	
			HCLK=PLL, HIRC Off	64M	6340	6500	
		V <sub>core</sub> =1.2V VDD=2.5V-5.5V		4M	449	485	
	All Peripherals clock OFF, Run while(1) in Flash		Clocksource:HIRC	8M	644	699	- μΑ
			HCLK=HIRC,PLL off	16M	1040	1132	
I <sub>DD</sub> (Run				24M	1435	1565	
Mode in	in Flash		Clocksource:HXT(8M)	32M	2550	2690	
FLASH)			HCLK=PLL,HIRC Off	64M	3560	3740	
			Clocksource: LXT32.768KHz Driver=1	Ta=-40°C	160.2	173.8	μΑ
	All Peripherals clock ON, Run	V <sub>core</sub> =1.2V		Ta=25°C	162.3	177.8	
	while(1) in	VDD=2.5V-5.5V		Ta=50°C	166.9	176.4	
	Flash			Ta=85°C	175.8	189.4	
				Ta=-40°C	158.1	171.8	
	All Peripherals clock OFF,	V <sub>core</sub> =1.2V	Clocksource:	Ta=25°C	159.9	174.8	
	Run while(1)	VDD=2.5V-5.5V	LXT32.768KHz Driver=1	Ta=50°C	164.7	174.2	μA
	in Flash			Ta=85°C	173.5	187.1	
				4M	430	456.5	
	All Peripherals	V <sub>core</sub> =1.2V		8M	701	730.3	
	clock ON	VDD=2.5V-5.5V	Clocksource:HIRC	16M	1241	1279	μA
I <sub>DD</sub>				24M	1816	1816	
(Sleep Mode)				4M	204.5	229.4	
	All Peripherals	V <sub>core</sub> =1.2V		8M	247.1	272.8	1
	clock OFF	VDD=2.5V-5.5V	Clocksource:HIRC	16M	333	385.5	μA
				24M	415	442.7	



符号	参数		条件		典型值	最大值	单位
				Ta=-40°C	77.8	94.6	
	All Peripherals	V <sub>core</sub> =1.2V	Clocksource:	Ta=25°C	79.5	90.2	
	clock ON	VDD=2.5V-5.5V	LXT32.768KHz Driver=1	Ta=50°C	81.5	93.5	μA
				Ta=85°C	89.1	101.6	
				Ta=-40°C	75.8	92.5	
	All Peripherals	V <sub>core</sub> =1.2V	Clocksource: LXT32.768KHz Driver=1	Ta=25°C	77	88.2	
	clock OFF	VDD=2.5V-5.5V		Ta=50°C	79.1	91.5	μA
				Ta=85°C	87.2	99.7	
	All Peripherals			Ta=-40°C	0.9	1	
	clock OFF,	V <sub>core</sub> =1.2V	Clocksource:	Ta=25°C	1.1	1.3	
	except RTC, IWDG, LPTIM,	VDD=2.5V-5.5V	SIRC32.768KHz	Ta=50°C	2	3	μA
	AWK			Ta=85°C	7.3	11.2	
	All Peripherals clock OFF, except RTC	V <sub>core</sub> =1.2V VDD=2.5V-5.5V	Clocksource:	Ta=-40°C	0.9	0.9	μА
				Ta=25°C	1.1	1.3	
			SIRC32.768KHz	Ta=50°C	1.9	2.8	
				Ta=85°C	7.3	11.1	
	AII D : 1	V <sub>core</sub> =1.2V	Clocksource: SIRC32.768KHz	Ta=-40°C	0.9	1	μA
	All Peripherals clock OFF,			Ta=25°C	1.1	1.3	
	except IWDG	VDD=2.5V-5.5V		Ta=50°C	1.9	2.8	
I <sub>DD</sub> (Deep				Ta=85°C	7.3	11.1	
Sleep Mode)				Ta=-40°C	0.9	0.9	
iviode)	All Peripherals clock OFF,	V <sub>core</sub> =1.2V	Clocksource:	Ta=25°C	1.1	1.3	
	except LPTIM	VDD=2.5V-5.5V	SIRC32.768KHz	Ta=50°C	1.9	2.8	μA
				Ta=85°C	7.3	11.1	1
				Ta=-40°C	0.8	0.9	
	All Peripherals	V <sub>core</sub> =1.2V	Clocksource:	Ta=25°C	1.1	1.3	
	clock OFF, except AW	VDD=2.5V-5.5V	SIRC32.768KHz	Ta=50°C	1.9	2.8	μA
				Ta=85°C	7.4	11	
				Ta=-40°C	0.6	0.7	
	All Peripherals	V <sub>core</sub> =1.2V		Ta=25°C	0.7	1	
	clock OFF	VDD=2.5V-5.5V		Ta=50°C	1.7	2.6	μA
				Ta=85°C	7	10.9	

#### 注:

- 1. 数据基于 TT Wafer 考核结果,不在生产中测试
- 2. 除非特别说明,典型值(Typ)是在 Ta=25℃, VDD=3.3V 的条件下测得
- 3. 除非特别说明,最大值(Max)是在 Ta=-40°C~85°C, VDD=2.5V~5.5V 的条件下测得的最大值



### 5.3-6 从低功耗模式唤醒的时间

唤醒时间是芯片由外部中断唤醒,从深度睡眠模式唤醒的时间。时钟源是 HIRC。VDD=3.3V

符号	参数	条件 (HIRC Frequency)	最小值	典型值	最大值	単位
$T_{\sf wakeup}$	Deep sleep mode to activemode	HIRC=24M HCLK=4M	80	85	90	μs

注:数据基于考核结果,不在生产中测试



### 5.3-7 外部时钟源特性

5.3-7.1 低速外部时钟 LXT

符号	参数	条件	最小值	典型值	最大值	单位
FSCLK	Crystal frequency			32.768		KHz
ESR <sub>SCLK</sub>	Supported crystal equivalent Series resistance		40	65	85	KOhm
R <sub>FB</sub>	Feedback resistance			1000		KOhm
C <sub>SCLK</sub> <sup>(1)</sup>	Supported crystal external external external foad range	There are two C <sub>SCLK</sub> on 2 crystal pins respectively		12		pF
Idd <sup>(2)</sup>	Current consumption when stable	ESR=65KOhm CSCLK=12pF @max driving	460	760	960	nA
DCsclk	Duty cycle			50		%
T <sub>start</sub> (3)	Start-up time	ESR=65KOhm	150	300	450	ms

#### Note:

- (1) 建议使用晶体给出参考值
- (2) RCC\_LXTCR.LXTDRV=0011, ESR=65K
- (3) 数据基于考核结果,不在生产中测试



### 5.3-7.2 高速外部时钟 HXT

符号	参数	条件	最小值	典型值	最大值	单位
FFCLK	Crystal frequency		4	16	24	MHz
ESR <sub>FCLK</sub>	Supported crystal equivalent series resistance		30	60	1500	Ohm
C <sub>FCLK</sub> <sup>(1)</sup>	Supported crystal external external load range	There are 2 C <sub>FCLK</sub> on 2 crystal pins individually		12		pF
Idd <sup>(2)</sup>	Supported crystal external external load range	24MHz Xtal ESR=30Ohm C <sub>FCLK</sub> =12pF @defult driving	200	300	400	μА
DCFCLK	Duty cycle		45	50	55	%
Tstart	Start up time	24M	450	550	650	μΑ

#### Note:

- (1) 建议使用晶体给出参考值
- (2) Current consumption could vary with oscillating frequency, RCC\_HXTCR.HXTDRV=111.
- (3) 数据基于考核结果,不在生产中测试



### 5.3-7.3 PLL 特性

符号	参数	条件	最小值	典型值	最大值	单位
F <sub>clkin</sub>	PLL 输入参考频率			4		MHz
Fout	PLL 输出频率		32		64	MHz
Fvco	VCO		128		192	MHz
Tstable	稳定时间	VDD = 5V PLLTRIM = 0x92 PLLSTARTUP[1:0] = 0	105		143	us
Idd <sub>(PLL)</sub>	消耗电流	VDD = 5V	450	520	600	μΑ
DCFCLK	Duty cycle		40	50	60	%
F <sub>PJ</sub>	period Jitter	PLL output 64MHz	0.75 @-40°C	2	3.6 @90°C	ns



### 5.3-8 內部时钟源特性

5.3-8.1 内部 HIRC 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
FMCLK	Internal RC Oscillation frequency		4.0	4.0 8.0 16.0 24	24	MHz
		F <sub>MCLK</sub> =4MHz	3.17	3.32	3.41	μs
T <sub>Mstart</sub> (1)	Start-up time Not including software	F <sub>MCLK</sub> =8MHz	3.18	3.32	3.41	μs
I Mstart <sup>v</sup>	calibration	F <sub>MCLK</sub> =16MHz	3.25	3.33	3.47	μs
		F <sub>MCLK</sub> =24MHz	3.19	3.29	3.37	μs
		F <sub>MCLK</sub> =4MHz	92.7	104.62	113.81	μΑ
l	Comment as a summation	F <sub>MCLK</sub> =8MHz	105.59	115.59	123.89	μΑ
I <sub>MCLK</sub>	Current consumption	F <sub>MCLK</sub> =16MHz	123.75	133.41	144.67	μΑ
		F <sub>MCLK</sub> =24MHz	143.31	153.25	166.93	μΑ
DC <sub>MCLK</sub>	Duty cycle		45	50	55	%
D <sub>evM</sub>	Frequency Deviation	VDD = 2.5V~5.5V Ta = -40°C~85°C	-2.5		+2.5	%

注:数据基于考核结果,不在生产中测试

### 5.3-8.2 内部 SIRC 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
Е	Internal RC Oscillation		37.83	38.43	38.97	KHz
F <sub>ACLK</sub>	frequency		32.28	32.768	33.26	IXIIZ
T (1)	Start-up time	38K	93.80	101.63	105.49	II.e
T <sub>Astart</sub> <sup>(1)</sup>	Start-up time	32K	111.31	115.65	118.98	μs
	Current consumption	38K	0.14	0.38	0.88	uA
I <sub>ACLK</sub>	Current consumption	32K	0.13	0.25	0.59	uA
DC	Duty cycle	38K	39.55	48.25	54.12	%
DC <sub>ACLK</sub>	Duty cycle	32K	39.83	48.12	53.80	70
		VDD = 2.5V~5.5V				
$D_{evA}$	Frequency Deviation	Ta = -40°C~85°C	-10		10	%
		32K				

注:数据基于考核结果,不在生产中测试

#### 5.3-9 Flash 特性

符号	参数	条件	最小值	典型值	最大值	单位
EC <sub>flash</sub>	Sector Endurance		20k			cycles
RET <sub>flash</sub>	Data Retention		20			Years
T <sub>prog</sub>	Byte/Half Word/Word Program Time			65	86	μs
T <sub>Sector-erase</sub>	Sector Erase Time			3	3.7	ms
T <sub>Chip-erase</sub>	Chip Erase Time			29	39	ms

#### 5.3-10 电磁敏感特性

### 5.3-10.1 ESD 特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>ESD, HBM</sub>	ESD @ Human Body Mode		5			KV
V <sub>ESD, CDM</sub>	ESD @ Charge Device Mode		1			KV
V <sub>ESD, MM</sub>	ESD @ Machine Mode		400			V
l <sub>Latchup</sub>	Latch up current		200			mA

### 5.3-10.2 静态栓锁 (Static Latch-up)

为了评估栓锁性能,需要在3个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的 I/O 引脚上注入电流。

这个测试符合 EIA/JESD78A 集成电路栓锁标准。

符号	参数	条件	类型
LU	Static latch-up class	TA = +25 °C conforming to JESD78A	Class I Leve



#### 5.3-11 I/O Port 特性

### 5.3-11.1 Output 特性 — Port PA,PB,PC,PD

符号	参数	条件	最小值	最大值	单位
\/	High level	Sourcing 4 mA, VDD = 3.3 V (see Note 1)	VDD-0.2		<
V <sub>OH</sub>	Output voltage Source Current	Sourcing 6 mA, VDD = 3.3 V (see Note 2)	VDD-0.3		V
V <sub>OL</sub>	Low level output	Sinking 4 mA, VDD = 3.3 V (see Note 1)		VSS+0.2	V
VOL	voltage Sink Current	Sinking 6 mA, VDD = 3.3 V (see Note 2)		VSS+0.3	V
	High level output	Sourcing 8 mA, VDD = 3.3 V (see Note 1)	VDD-0.2		V
V <sub>OHD</sub>	voltage Double Source Curre	Sourcing 12 mA, VDD = 3.3 V (see Note 2)	VDD-0.3		V
	Low level output voltage Double	Sinking 8 mA, VDD = 3.3 V (see Note 1)		VSS+0.2	V
V <sub>OLD</sub>	Sink Current	Sinking 12 mA, VDD = 3.3 V (see Note 2)		VSS+0.3	V

#### Note:

- 1. 单一 output PIN 最大电流为 12mA, I<sub>VDD</sub> Max = 80mA, I<sub>VSS</sub> Max = 100mA。
- 2. 由综合评估得出,不在生产中测试。



### 5.3-11.2 Input 特性 — Port PA,PB,PC,PD

符号	参数	条件	最小值	典型值	最大值	单位
		VDD=2.5	1.4			V
$V_{IT+}$	Positive-going input threshold voltage	VDD=3.3	1.8			V
	tilleshold voltage	VDD=5.5	3			V
	V <sub>IT-</sub> Negative-going input threshold voltage	VDD=2.5			0.9	V
$V_{IT}$		VDD=3.3			1.3	V
	tilleshold voltage	VDD=5.5			2.4	V
	land to alka and books and a	VDD=2.5		0.5		V
$V_{hys}$	Input voltage hysteresis (VIT+ - VIT-)	VDD=3.3		0.5		V
	(VII+-VII-)	VDD=5.5		0.6		V
R <sub>pullhigh</sub>	Pullup Resistor	Pullup enable	40	50	60	Kohm
R <sub>pulldown</sub>	Pulldown Resistor	Pulldown enable	60	80	100	Kohm
C <sub>input</sub>	Input Capacitance			5		pf

注: 由综合评估得出,不在生产中测试。

### 5.3-11.3 Port Leakage 特性 — Port PA,PB,PC,PD

符号	参数	条件	最小值	最大值	単位
I <sub>lkg</sub>	Leakage current	See Note 1, 2	2.5V / 3.6V	±50	nA

#### Notes:

- 1. The leakage current is measured with VSS or VDD applied to the corresponding pin(s), unless otherwise noted.
- 2. The port pin must be selected as input.
- 3. 由综合评估得出,不在生产中测试。



#### 5.3-11.4 Port 外部输入采样要求 — Timer Gate/Timer Clock

符号	参数	条件	最小值	最大值	单位
T <sub>(int)</sub>	External interrupt timing	External trigger signal for the interrupt flag(see Note 1)	255		ns
T <sub>(cap)</sub>	Timer Captuter timing	TIM1/TIM2 capture pulse width Fsystme =4MHz	25		μs
f <sub>EXT</sub>	Timer clock frequency applied to pin	TIM1,TIM2,TIM10,TIM11 external clock input Fsystme =4MHz	0	f <sub>TIMxCLK</sub> /4	MHz
T <sub>(PCA)</sub>	PCA clock frequency applied to pin	PCA external clock input Fsystme =4MHz	0	f <sub>PCACLK</sub> /4	MHz

#### Note:

- 1. The external signal sets the interrupt flag every time the minimum t(int) parameters are met. It may be set even with trigger signals shorter than t(int).
- 2. 由综合评估得出,不在生产中测试。



#### 5.3-12 ADC 特性




Figure 7 ADC 方块图

符号	参数	条件	最小值	典型值	最大值	单位
VDDA	供电电压		2.5		5.5	V
Vadcin	Input voltage range	Single ended	0		VREF	V
				VDDA		V
$V_{REF}$	ADC reference Voltage	VCAP		2.55		V
				2.048		V
fs	ADC Sample Rate	@VDD>2.5V		1		MHz
I <sub>ADC</sub>	ADC 功耗	@fs=1Mhz	0.7	0.9	1.2	mA
CADC	ADC input capacitance			16	18.4	pF
R <sub>ADC</sub>	ADC Sampling switch impedance			0.6		kΩ
FADCCLK	ADC clock Frequency		0.5	4	24	MHz
T <sub>ADCSTART</sub>	Startup time of ADC bias current		2	3	4	μs
T <sub>ADCCONV</sub>	Conversion time			16	20	cycles



符号	参数	条件	最小值	典型值	最大值	单位
ENOB			9.5	10	10.4	Bit
DNL	Differential non-linearity			±1	3	LSB
INL	Integral non-linearity	uncalibrated	-7	±1	7	LSB
Eo	Offset error	VREF=VDD	-6	±1	6	LSB
Eg	Gain error		-6	±1	6	LSB
DNL	Differential non-linearity		-1	±1	3	LSB
INL	Integral non-linearity	Calibrated VREF=VDD	-5	±1	5	LSB
Eo	Offset error		-2	±1	2	LSB
Eg	Gain error		-4	±1	4	LSB
DNL	Differential non-linearity		-1		23	LSB
INL	Integral non-linearity	uncalibrated	-54			LSB
E <sub>o</sub>	Offset error	VREF=2.048V	-54			LSB
Eg	Gain error				14	LSB
DNL	Differential non-linearity		-1		12	LSB
INL	Integral non-linearity	Calibrated VREF=2.048V	-10		19	LSB
Eo	Offset error			0		LSB
Eg	Gain error		-6			LSB

注:由设计保证,不在生产中测试

#### 5.3-12.1 ADC 输入阻抗

ADC 典型应用图请参考如图(A).




Figure 8 ADC 典型应用图

- 1. C<sub>parasitic</sub>为 PCB 上的电容,其电容值大小取决于 PCB 线路配置(大约 7pF)。若电容值过大将会降低 ADC 精准度,或需降低 ADC clock 频率来维持 ADC 精准度。
- 2. 表(B)中最大 R<sub>AIN</sub>值为参考 ADC 规格表中 C<sub>ADC</sub>与 R<sub>ADC</sub>和图 A 所得。

表(B). R<sub>AIN</sub>对应 f<sub>ADCCLK</sub>

<i>t₅</i> (µs)	f <sub>ADCCLK</sub> (Hz)	SAM	$R_{AIN}(k\Omega)$
0.167	24M	4	0.05
0.333	12M	4	0.5
0.667	6M	4	2.0
2.67	3M	8	10
5.33	1.5M	8	20
10.7	0.75M	8	40
21.3	0.375M	8	50



#### 5.3-13 VC 特性




Figure 9 VC 方块图

符号	参数	条件	最小值	典型值	最大值	单位
Vin	Input voltage range		0		5.5	٧
Vincom	Input common mode range		0		5.5	V
V <sub>offse</sub>	Input offset	@25°C		±10		mV
I <sub>comp</sub>	Comparator's current		8.26	9.473	11.1	μΑ
Tresponse	Comparator's response		40ns	150ns	280ns	ns

注:数据基于考核结果,不在生产中测试



### 5.3-14 DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
VDDA	模拟电源电压	-	2.5	3.3	5.5	V
DNL	微分非线性误差(两个连续代码 之间的偏差-1LSB)	-	ı	±1	-	LSB
INL	非线性积累 (在代码i时测量的数值与代码0和代码1023之间的连线间的偏差)			±1		LSB
偏移	偏移误差 代码(0x80)处测得值与理想值 VDDA/2之间的差)	-	-	±2	-	LSB
T <sub>SETTLING</sub>	建立时间 (满刻度:适用于到 DAO/DA1达 到最终值±4LSB时,最低输入代码 与最高输入代码之间 8位输入代码 转换)	CLOAD ≤ $50pF$ RLOAD ≥ $5k\Omega$	-		8	μs



#### 5.3-15 OPA 特性




Figure 10 OPA 方块图

 $V_{OP1_O} = V_{DACO} + (V_{OP1_INP} - V_{OP1_INN}) * GAIN1 = R2/R1 = 16 (As SW1[0], SW1[2] on)$ 

 $V_{OP2\_O} = V_{DACO} + (V_{OP1\_INP} - V_{OP1\_INN}) * GAIN2 \\ - GAIN2 = R2/R1 = 16 (As SW1[0], SW1[2] on)$ 



OPA: (AVDD=2.5V ~ 5.5 V, AVSS=0 V, Ta=- 40°C ~ +85°C)

符号	参数	条件	最小值	典型值	最大值	单位
$V_{DDA}$	Analog supply voltage		2.5		5.5	V
CMIR	Common mode	Except differential mode	0		VDDA	V
	input range	Differential mode	-0.2		VDDA	V
Vio	Input offset voltage	OPA1	-4		4	mV
VIO	(follower mode)	OPA2	-4		4	mV
ΔVio	Input offset voltage drift	-40~85°C	-6		26	μV/°C
I <sub>LOAD</sub>	Drive current				50	μΑ
IOP	Operating current	VDDA=5V	0.86	0.88	0.89	mA
CMRR	Common mode rejection ratio	0.2 <v<sub>CM<vdda-0.2 25°C</vdda-0.2 </v<sub>		57.5		dB
PSRR	Power supply rejection ratio	0.2 <v<sub>CM<vdda-0.2 25°C</vdda-0.2 </v<sub>		59.4		dB
Rin	Input Resistive (Differential gain)			20		kΩ
R <sub>LOAD</sub>	Resistive load		100			kΩ
C <sub>LOAD</sub>	Capacitive load				40	рF
VOH <sub>SAT</sub>	High saturation voltage	R <sub>LOAD</sub> =Min. Input at V <sub>DDA</sub>	V <sub>DDA</sub> -0.1			V
VOL <sub>SAT</sub>	Low saturation voltage	R <sub>LOAD</sub> =Min. Input at 0V			0.1	V
	Unit gain	Gain=1 @25°C	0.99	1	1.01	
	Non-inverting gain	Gain=17 @25°C		17		
PGA gain	Inverting gain	Gain=-16 @25°C		-16		
	Differential gain (V <sub>DAC_OP</sub> =1/2VDD)	Gain=16 @25°C		16		
	OP1 and OP2 shunt (VDAC_OP=1/2VDD)	Gain=16 @25°C		256		



符号	参数	条件	最小值	典型值	最大值	单位
Gain error	PGA gain error	@25°C		1		%
	PGA bandwidth	Gain=1		700		
	(Unit gain)	C <sub>LOAD</sub> =10pF@25°C		700		
	PGA bandwidth	Gain=17		1000		
PGA BW	(Non-inverting gain)	C <sub>LOAD</sub> =10pF@25°C		1000		
PGA BW	PGA bandwidth	Gain=-16		1000		
	(Inverting gain)	C <sub>LOAD</sub> =10pF@25°C		1000		
	PGA bandwidth	Gain=16		1000		
	(Differential gain)	C <sub>LOAD</sub> =10pF@25°C		1000		



#### 5.3-16 TIM 定时器特性

符号	参数	条件	最小值	最大值	单位
T <sub>(int)</sub>	External interrupt timing	External trigger signal for the interrupt flag(see Note 1)	251		ns
T <sub>(cap)</sub>	Timer Captuter timing	TIM1/TIM2 capture pulse width Fsystme =4MHz	24.97		μs
f <sub>EXT</sub>	Timer clock frequency applied to pin	TIM1,TIM2,TIM10,TIM11 external clock input Fsystme =4MHz	0	F <sub>TIMxCLK</sub> /4	MHz
T <sub>(PCA)</sub>	PCA clock frequency applied to pin	PCA external clock input Fsystme =4MHz	0	F <sub>PCACLK</sub> /4	MHz

#### Note:

- 1. The external signal sets the interrupt flag every time the minimum t(int) parameters are met. It may be set even with trigger signals shorter than t(int).
- 2. 由综合评估得出,不在生产中测试。



### 5.3-17 通信接口

#### 1.1-17.1.1 I2C接口特性

符号	<b>⇔</b> ₩.	标准模式(100K)		快速模式(400K)		高速模式(1M)		单位
भ न	参数	最小值	最大值	最小值	最大值	最小值	最大值	平位
tSCLL	SCL 时钟低时间	5		1.25		0.5	5	us
tSCLH	SCL 时钟高时间	5		1.25		0.5	5	us
tSU.SDA	SDA 建立时间	12.08		6.74		159		ns
tHD.SDA	SDA 保持时间	22.5		14.4		27.6	Þ	ns
tHD.STA	开始条件保持时间	275		262		20		ns
tSU.STA	重复的开始条件建立时间	14.8		4.22		4.63		ns
tSU.STO	停止条件建立时间	2.26		0.377		0.17		us
tBUF	总线空闲(停止条件至开始条件)	7.38		3.42		3.44		us




Figure 11 I2C 时序方块图



#### 1.1-17.1.2 SPI 接口特性

符号	参数	条件	最小值	最大值	单位
4-	串行时钟的周期	主机模式	4*pclk		ns
tc <sub>(SCK)</sub>	中11 时 世 的 同 册	从机模式	5.3*pclk		ns
	串行时钟的高电平时间	主机模式	31		ns
tw <sub>(SCKH)</sub>	中11 的 钾的 尚电 干的 问	从机模式	42		ns
	串行时钟的低电平时间	主机模式	30		ns
tw <sub>(SCKL)</sub>	中11的钾的低电干的间	从机模式	41		ns
tsu <sub>(SSN)</sub>	从机选择的建立时间	从机模式	2.5		ns
th <sub>(SSN)</sub>	从机选择的保持时间	从机模式	90		ns
tv <sub>(MO)</sub>	主机数据输出的生效时间			5	ns
th <sub>(MO)</sub>	主机数据输出的保持时间		0		ns
tv <sub>(SO)</sub>	从机数据输出的生效时间			32	ns
th <sub>(SO)</sub>	从机数据输出的保持时间		30		ns
tsu <sub>(MI)</sub>	主机数据输入的建立时间		30		ns
th <sub>(MI)</sub>	主机数据输入的保持时间		25		ns
tsu <sub>(SI)</sub>	从机数据输入的建立时间		15+0.5*pclk		ns
th <sub>(SI)</sub>	从机数据输入的保持时间		20+1.5*pclk		ns

Note:由设计保证,不在生产中测试






Figure 12 SPI 时序图(主机模式)




Figure 13 SPI 时序图(从机模式 CPHA=0)




Figure 14 SPI 时序图(从机模式 CPHA=1)



### 1.1-17.1.3 I2S接口特性

符号	参数	条件	最小值	典型值	最大值	单位
Duty <sub>(SCK)</sub>	I2S 从输入时钟占空比	从模式	30		70	%
f <sub>CK</sub> 1/tc <sub>(CK)</sub>	SPI 时钟频率	主模式(数据: 16bit, 音频频率48KHz)	1.522	4	1.525	MHz
		从模式	0		6.5	
tr <sub>(CK)</sub>	SPI 时钟上升和 下降时间	负载电容: C= 30pF			8	
tv <sub>(WS)</sub>	WS 有效时间	主模式	1.2			
th <sub>(WS)</sub>	WS 保持时间	主模式 12S2	0.2			
tsu <sub>(WS)</sub>	WS 建立时间	从模式	1.48			
th <sub>(WS)</sub>	WS 保持时间	从模式	0 .06			
tw <sub>(CKH)</sub>		主模式Fpclk=16MHz,	329			
tw <sub>(CKL)</sub>	时钟高低电平时间	音频频率 48KHz)	328			6
tsu <sub>(SD_MR)</sub>	数据输入建立时间	主接收器 1252	14			nS
tsu <sub>(SD_SR)</sub>	数据输入建立时间	从接收器	5.3			
th <sub>(SD_MR)</sub>	数据输入有效时间	主接收器	12.8			
th <sub>(SD_SR)</sub>	数据输入保持时间	从接收器	0.6			
tv <sub>(SD_ST)</sub>	数据输出有效时间	从发送器 (使能后)			18	
th <sub>(SD_ST)</sub>	数据输出保持时间	从发送器(使能后)	11			
tv <sub>(SD_MT)</sub>	数据输出有效时间	主发送器(使能后)			3	
th <sub>(SD_MT)</sub>	数据输出保持时间	主发送器(使能后)	0.18			




Figure 15 I2S 从时序图

- 注 1. 测量点: 低电平 0.3 × VDD, 高电平 0.7 × VDD。
- 注 2. LSB 发送/接收先前发送的字节。在第一个字节发送之前无 LSB 发送/接收被发送。




Figure 16 I2S 主时序图

注 1. LSB 发送/接收先前发送的字节。在第一个字节发送之前无 LSB 发送/接收被发送。

### 5.3-18 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
TL <sup>(*1)</sup>	VSENSE 相对于温度的线性度	-5		+5	°C
SP <sub>AVG</sub> <sup>(*1)</sup>	平均斜率	3	4	5	mV/°C
lo	25°C(±5°C)时的电压	1.156	1.253	1.351	V
T <sub>START</sub>	启动时间	4			us
$T_{S\_temp}$	读取温度时的 ADC 采样时间	5			us

Note:

(1\*):由设计保证,未经生产测试。

计算实际温度使用下列公式:

Temperature(°C) = 
$$\frac{V_{25} - V_{TS}}{\text{Avg\_Slope}} + 25$$

其中:

 $V_{25} = V_{TS}$ 为 25°C的温度值


Avg\_Slope为温度传感器的平均斜率


温度传感器 校正值名称	描述	存储地址
TS_CAL	VTS ADC raw data acquired at temperature of 25°C, VDD=3.3V	0x1800_0034~0x1800_0035



# 【6】 封装特性

### 6.1 TSSOP28 封装






**Bottom View** 


#### **Dimensions**


SYMBOL		MILIMETERS			INCHES		
	MIN	TYP	MAX	MIN	TYP	MAX	
Α			1.20			0.047	
A1	0.05		0.15	0.002		0.006	
A2	0.80	1.00	1.05	0.031	0.039	0.041	
A3	0.39	0.44	0.49	0.015	0.017	0.019	
b	0.18		0.30	0.007		0.012	
С	0.14		0.18	0.006		0.007	
D	9.60	9.70	9.80	0.378	0.382	0.386	
E1	4.30	4.40	4.50	0.169	0.173	0.177	
E	6.20	6.40	6.60	0.244	0.252	0.260	
e		0.65BSC		0.026BSC			
L	0.45		0.75	0.018		0.030	
L1		1.00REF			0.039REF		
θ	0		8°	0.000		8°	



### 6.2 QFN32 封装









#### **Dimensions**

CVMBOL		MILIMETERS			INCHES		
SYMBOL	MIN	TYP	MAX	MIN	TYP	MAX	
Α	0.70	0.75	0.80	0.028	0.030	0.031	
A1	0	0.02	0.05	0	0.001	0.002	
b	0.18	0.25	0.30	0.007	0.010	0.012	
С	0.18	0.20	0.25	0.007	0.008	0.010	
D	4.90	5.00	5.10	0.193	0.197	0.201	
D1	3.55	3.65	3.75	0.140	0.144	0.148	
e		0.50REF			0.02REF		
Nd		3.50REF			0.138REF		
E	4.90	5.00	5.10	0.193	0.197	0.201	
E1	3.55	3.65	3.75	0.140	0.144	0.148	
L	0.30	0.38	0.45	0.012	0.015	0.018	



### 6.3 LQFP32 封装







**Dimensions** 

CVMAROL	1	MILIMETER	s		INCHES	
SYMBOL	MIN	TYP	MAX	MIN	TYP	MAX
Α			1.60	7-		0.063
A1	0.05		0.15	0.002		0.006
A2	1.35	1.40	1.45	0.053	0.055	0.057
A3	0.59	0.64	0.69	0.023	0.025	0.027
b	0.31		0.43	0.012		0.017
D	8.80	9.00	9.20	0.346	0.354	0.362
D1	6.90	7.00	7.10	0.272	0.276	0.280
E	8.80	9.00	9.20	0.346	0.354	0.362
E1	6.90	7.00	7.10	0.272	0.276	0.280
6	0.80 BSC				0.0315 BSC	
L	0.45		0.75	0.018		0.030
L1	1.00 REF			0.039 REF		
θ	0.00		7°	0		7°



### 6.4 LQFP48 封装





#### **Dimensions**

CVMADOL		MILIMETERS			INCHES		
SYMBOL	MIN	TYP	MAX	MIN	TYP	MAX	
Α			1.60			0.063	
A1	0.05		0.15	0.002		0.006	
A2	1.35	1.40	1.45	0.053	0.055	0.057	
A3	0.59	0.64	0.69	0.023	0.025	0.027	
b	0.17		0.27	0.007		0.011	
D	8.80	9.00	9.20	0.346	0.354	0.362	
D1	6.90	7.00	7.10	0.272	0.276	0.280	
E	8.80	9.00	9.20	0.346	0.354	0.362	
E1	6.90	7.00	7.10	0.272	0.276	0.280	
е	0.50 BSC				0.020 BSC		
L	0.45		0.75	0.018		0.030	
L1	1.00 REF			0.039 REF			
θ	0.00		7°	0		7°	



#### 6.5 丝印说明

#### 6.5-1 TSSOP28



- 1. 第一行:商标+产品型号前10位,具体参考第7章型号命名。
- 2. 第二行:前 6/7 位代表 Lot ID,最后 1位代表产品的版本(Revision)。
- 3. 第三行:前4位代表生产的年和周,第5位代表封装测试厂

#### 6.5-2 QFN32



- 1. 第一行: 商标+产品型号第5~10位, 具体参考第7章型号命名。
- 2. 第二行:前 6/7 位代表 Lot ID,最后 1位代表产品的版本(Revision)
- 3. 第三行:前4位代表生产的年和周,第5位代表封装测试厂



#### 6.5-2 LQFP32



- 1. 第一行: 商标+产品型号前5位。
- 2. 第二行:产品型号第6~12位,具体参考第7章型号命名
- 3. 第三行:前 6/7 位代表 Lot ID,最后 1位代表产品的版本(Revision)
- 4. 第四行:前4位代表生产的年和周,第5位代表封装测试厂


#### 6.5-3 LQFP48



- 1. 第一行: 商标+产品型号前5位。
- 2. 第二行:产品型号第6~12位,具体参考第7章型号命名
- 3. 第三行:前 6/7 位代表 Lot ID,最后 1位代表产品的版本(Revision)
- 4. 第四行:前4位代表生产的年和周,第5位代表封装测试厂



# 【7】型号命名





# 【8】产品选型表

型号	Flash (KB)	SRAM (KB)	封装	包装	最小包装 (MPQ)	最小起订量 (MOQ)
ZB32L032G8P6T	64	16	TSSOP28	Tape & Reel	9000	72000
ZB32L032K8Q6T	64	16	QFN32	Tape & Reel	5000	40000
ZB32L032K8T6R	64	16	LQFP32	Tray	2500	15000
ZB32L032C8T6R	64	16	LQFP48	Tray	2500	15000



# 【9】 版本修订纪录

Version	Date.	Description
V0.0	2021-0806	DRAFT Datasheet
V0.01	2021-1118	Modify:
V 0.01	2021 1110	2.4 引脚功能配置
V0.02	2022-0310	Modified
V 0.02	2022 0310	<u>5.3-12 ADC 特性</u>
		Modified
V0.03	2023-0218	(1) 电器特性
		(2) 型号命名
V0.04	2023-0327	Modified:
		参数和排版修正
V0.05	2023-0515	Modified:
		修正型号命名规则
		Modified:
V1.0	2023-0811	(1) 修正"复用引脚功能说明"不存在的功能说明
		(2) 电气特性
V1.01	2023-1206	Modified:
V 1.01	2023 1200	ESD特性参数修正
		Modified:
V1.02	2024-0108	(1) 修正 "2.4 - 引脚功能配置"
		(2) 修正 "7 - 型号命名"