# CX32L003 ARM® Cortex®-M0+ 32位

微控制器数据手册

# ARM® Cortex®-M0+ 32-bit MCU, up to 64 KB Flash, 4 KB SRAM, 2.5-5.5V, TSSOP-20/QFN-20

Datasheet - production data

#### ● 内核

- ARM® Cortex®-M0+内核,最高运行到24MHz
- 一个24位系统定时器
- 支持低功耗睡眠模式
- 单周期32位硬件乘法器

#### ● 内存

- 32K/64K字节嵌入式Flash,具有擦写保护功能
- 4K字节SRAM

#### ● 时钟与电源

- 4路可选时钟源
  - 外部4MHz~24MHz高速晶振
  - 外部32.768KHz晶振
  - 内部4MHz~24MHz高速时钟
  - 内部低速38.4KHz/32.768KHz时钟
  - 支持硬件时钟监视
- 电源管理
  - 两种低功耗工作模式: Sleep、Deep Sleep Mode
  - 低电压检测,可配置为中断或复位

#### ● 中断

- 嵌套向量中断控制器(NVIC)用于控制32个中断源,每个中断源可设置为4个优先级
- 支持串行调试(SWD)带2个观察点/4个断点

#### ● 通用I/O引脚


■ 在20-Pin封装下16个I/O

#### ● 通信接口

- UART0-UART1标准通讯接口
- 支援低速时钟的超低功耗UART
- SPI标准通讯接口,最高达8Mbps
- I2C标准通讯接口,主模式最高支持1Mbps,从模式最高支持800Kbps
- One-Wire通讯接口

## ● 蜂鸣器频率发生器

■ 可产生一个1KHz, 2KHz, 4KHz的蜂鸣信号



#### ● 定时器/计数器

- 1x16位高级控制定时器:有4通道PWM输出/输入捕获,支持3路互补输出,以及死区生成和紧急停止功能
- 1x16位通用定时器,支持4路比较输出/输入捕获, PWM输出
- 1x16位可程序设计定时器数组,支持5路输入捕获/ 比较输出,PWM输出
- 2x16/32位基础定时器/计数器
- 1x16位低功耗定时器
- 自动唤醒定时器
- 系统窗口看门狗和独立看门狗定时器

#### RTC

- 支持RTC计数(秒/分/小时)及万年历功能(日/月/年)
- 支持闹铃功能寄存器(秒/分/小时/日/月/年)
- 支持RTC从Deep Sleep模式唤醒系统

#### ADC

- 7信道12位1Msps采样速率,12位SAR型ADC
- 电压比较器(VC) / 低电压检测器(LVD)
- 硬件CRC-16模块

#### ● 工作条件

- 宽电压工作范围2.5V至5.5V
- 宽工作频率最高至24MHz
- 工作温度: -40°C至+85°C
- 16字节的芯片唯一ID (UID)

#### ● 开发工具

- 全功能的嵌入式调试解决方案
- 在系统程序设计(ISP程序设计)方案
- 封装形式: TSSOP20、QFN20

## 景

目录			3
图索	引		5
表索	引		6
1	符イ	<b>&gt;</b>	7
2			
_	2.1	32 位Cortex <sup>®</sup> -M0+内核	
	2.1	内存(Memory)	
	2.2.		
	2.2.	, , , , , , , , , , , , , , , , , , , ,	
	2.3	- 17章 0.00 mm	
	2.4	工作模式	
	2.5	ー	_
	2.6	复位控制器	
	2.7	通用IO 端口(GPIO)	
	2.8	定时器和看门狗	11
	2.8.		
	2.8.	2 通用定时器(TIM2)	12
	2.8.		
	2.8.	, , , , , , , , , , , , , , , , , , ,	
	2.8.	/	
	2.8.	- <del> </del>	
	2.8.	· · · · · · · · · · · · · · · · · · ·	
	2.8. 2.9	8 SysTick 定时器(SYST) 实时时钟(RTC)	
	2.10	英門所行(NTC) 通用异步收发器(UART0/UART1)	
		<ul><li>・</li></ul>	
	2.11	, , , , , , , , , , , , , , , , , , , ,	
	2.12	串行外设接口(SPI)	
	2.13	I2C 接口(I2C) One-Wire 接口(OWIRE)	
	2.14		
	2.15	蜂鸣器(BEEP)	
	2.16	自唤醒定时器(AWK) 时钟校准/监测模块(CLKTRIM)	
	2.17	,	
	2.18	唯一ID号(UID)	
	2.19	VH 1783112421771 178(0110)	15
	2.20	模拟/数字转换器(ADC)	
	2.21	低电压检测器(LVD)	
	2.22	电压比较器(VC)	
	2.23	嵌入式调试系统	
•	2.24	加密型嵌入式 Debug 支持(DBG)	
3		充和内存概要	
	3.1	系统架构图	
	3.2	内存映像	
	3.3	存储空间和模块地址	
4		即配置和功能说明	
	4.1	CX32L003 TSSOP20/QFN20 配置	
	4.2	CX32L003 引脚复用	
_	4.3	CX32L003 引脚功能说明	
5		<b>〔特性</b>	
	5.1	测试条件	
	5.1. 5.1.		
	5.1. 5.2	2 典型值	
	5.2 5.3	把帮工作条件	
	J.J	推存工作家件	3/47

	5.4	典型应用框图	28
	5.5	直流特性	29
	5.5.1	工作电流特性	29
	5.5.2	Power On Reset/Brown Out Reset	31
	5.6	交流特性	
	5.6.1		32
	5.6.2		
	5.6.3	B 端口漏电特性—PA,PB,PC,PD	34
	5.6.4	I 定时器/计数器输入采样要求	35
	5.6.5	5 内部 HIRC 振荡器	35
	5.6.6	5 内部 LIRC 振荡器	36
	5.6.7	'	36
	5.7	12 位 A/D 转换器	37
	5.8	模拟电压比较器	39
	5.9	低电压检测特性	
	5.10	内存擦/写特性	
	5.11	从低功耗模式唤醒时间	
	5.12	电磁敏感特性	
	5.12.	_ ···· • · · · · · · · · · · · · · · · ·	
	5.12.		
6			
•		TSSOP20 封装	
	6.2	QFN20 封装	
	6.3	丝印说明	
	6.3.1		
	6.3.1		
7		·命名	
8			
a		/记录	47

表索引 CX32L003 数据手册

## 图索引

图 1	系统框图	17
图 2	内存映像	18
	TSSOP20 引脚配置	
	QFN20 引脚配置	

表索引 CX32L003 数据手册

## 表索引

表 1	中断源	10
	定时器特性表	
	CX32L003 内存映像和外设寄存器编址	
	引脚功能复用	

1 简介 CX32L003 数据手册

## 1 简介

CX32L003 是一款内嵌 32 位 ARM® Cortex®-M0+内核的超低功耗、Low Pin Count和宽电压工作范围(2.5V~5.5V)的微控制器,最高可运行在24MHz,内置32K/64K字节的嵌入式Flash,4K字节的SRAM,集成了12位1Msps高精度 SAR型ADC、RTC、比较器、多路UART、SPI、I2C 和PWM等丰富的外设接口,具有高整合度、高抗干扰、高可靠性的特点。

CX32L003 系列具有宽电压工作范围、低功耗、低待机电流、高集成度外设、高操作效率、快速唤醒及高性价比等优势,广泛适用于下列应用:

小家电、充电器、遥控器、电子烟、燃气报警器、数显表、温控器、记录仪、电机驱动、智能门锁、智慧传感器、智慧家居以及智慧城市等。

	CX32L003F6	CX32L003F8
引脚数	20	)
GPIO 通用引脚	16	)
外部中断	16	3
高级定时器(TIM1)	1	
通用定时器(TIM2)	1	
定时器数组(PCA)	1	
TIM10/11	2	
A/D 通道数	7	
Flash(K 字节)	32	64
SRAM(K 字节)	4	
UART	2	
LPUART	1	
SPI	1	
I2C	1	
IWDG	1	
WWDG	1	
1-WIRE	1	
CRC16	1	
蜂鸣器	1	
AWK	1	
RTC	1	
LVD/VC	支持	寺
CPU 频率	ARM® Cortex®-M0	)+ 24MHz(最高)
电压范围	2.5~5	5.5V
温度范围	<b>-</b> 40∼8	B5°C
Flash 保护	支持	· · · · · · · · · · · · · · · · · · ·
封装	TSSOP20	QFN20

## 2 产品功能概述

在下面的章节里面将对CX32L003系列产品的功能以及周边基本特性做一个简单的概述。

## 2.1 32 位Cortex®-M0+内核

ARM® Cortex®-M0+处理器是最新一代的嵌入式32位RISC处理器,该处理器引脚数少、功耗低,能够提供满足MCU实现需要的低成本平台,同时提供卓越的计算性能和先进的中断系统响应。Cortex®-M0+处理器全面支持Keil、IAR等调试器,包含了一个硬件调试电路,支持2线式的SWD调试接口。

Cortex®-M0+特性:

指令集	Thumb / Thumb-2
流水线	2级流水线
CoreMark/MHz	2.46
DMIPS/MHz	0.95
中断	32 个中断源
中断优先级	可配置 4 级中断优先级
增强指令	单周期 32 位乘法器
调试接口	支持 SWD 2线式调试接口,支持4个硬中断(break point)以及2个观察点(watchpoint)

## 2.2 内存(Memory)

## 2.2.1 嵌入式闪存内存(Flash)

嵌入式闪存内存,用于存放程序和数据。内建全集成Flash控制器,无需外部高压输入,由全内置电路产生高压来程序设计,支持 ISP 功能。

- CX32L003F8 系列最大支持 64K 字节
- CX32L003F6 系列最大支持 32K 字节

#### 2.2.2 内置 SRAM

4K 字节的内置 SRAM。

### 2.3 时钟系统

- 一个频率为 4M~24MHz 的外部高速晶振 HXT。
- 一个频率为 32.768KHz 的外部低速晶振 LXT。
- 一个频率为 4M~24MHz 的内部高速晶振 HIRC。
- 一个频率为 32.768KHz/38.4KHz 的内部低速时钟 LIRC。

## 2.4 工作模式

CX32L003 支持 3 种工作模式:

- 1. 运行模式 Active: CPU运行,周边功能模块运行。
- 2. 休眠模式 Sleep: CPU停止运行,周边功能模块运行。
- 3. 深度休眠模式 DeepSleep: CPU停止运行,系统主时钟关闭,低功耗功能模块运行。

可以通过软件来选择运行在哪种工作模式。睡眠模式时CPU时钟关闭,其他部分依然可以工作,可以通过中断来唤醒CPU。深度睡眠模式下,系统主时钟关闭,绝大部分模块停止工作,系统工作在内置的38.4KHz/32.768KHz 内置低速时钟上,可以通过RTC中断,AWK中断或外部中断来唤醒芯片。在正常工作模式下,可以选择分频方式工作或停止一些不需要使用的模块的时钟来实现功耗和性能之间的灵活切换。

## 2.5 中断控制器(NVIC)

Cortex®-M0+处理器内置了嵌套向量中断控制器(NVIC),支持最多32个中断请求(IRQ)输入,有四个中断优先级,可处理复杂逻辑,能够进行实时控制和中断处理。

详情请参考"ARM® Cortex®-M0+ Technical Reference Manual"与"ARM® v6-M Architecture Reference Manual"。

32 个中断源,如表 2-1 中断源所示:

表 1中断源

外部中断号 (IRQ#)	中断源	简介	Sleep 模式唤醒	Deep Sleep 模式唤醒	向量地址
0	GPIO_PA	GPIOA 中断	Υ	Υ	0x0000 0040
1	GPIO_PB	GPIOB 中断	Υ	Y	0x0000 0044
2	GPIO_PC	GPIOC 中断	Υ	Y	0x0000 0048
3	GPIO_PD	GPIOD 中断	Υ	Y	0x0000 004C
4	Flash	Flash 中断	N	N	0x0000 0050
5	保留	-	-	-	0x0000 0054
6	UART0	UART0 中断	Υ	N	0x0000 0058
7	UART1	UART1 中断	Υ	N	0x0000 005C
8	LPUART	LPUART 中断	Υ	Y	0x0000 0060
9	保留	-	-	-	0x0000 0064
10	SPI	SPI 中断	Υ	N	0x0000 0068
11	保留	-	-	-	0x0000 006C
12	I2C	I2C 中断	Υ	N	0x0000 0070
13	保留	-	-	-	0x0000 006C
14	TIM10	TIM10 中断	Υ	N	0x0000 0078
15	TIM11	TIM11 中断	Υ	N	0x0000 007C
16	LPTIM	LPTIM 中断	Υ	Y	0x0000 0080
17	保留	-	-	-	0x0000 007C
18	TIM1	TIM1 中断	Υ	N	0x0000 0088
19	TIM2	TIM2 中断	Υ	N	0x0000 008C
20	保留	-	-	-	0x0000 0088
21	PCA	PCA 中断	Υ	N	0x0000 0094
22	WWDG	WWDG 中断	Υ	N	0x0000 0098
23	IWDG	IWDG 中断	Υ	Υ	0x0000 009C
24	ADC	ADC 中断	Υ	N	0x0000 00A0
25	LVD	LVD 中断	Υ	Υ	0x0000 00A4
26	VC	VC 中断	Υ	Y	0x0000 00A8
27	保留	-	-	-	0x0000 00A4
28	AWK	AWK 中断	Υ	Y	0x0000 00B0
29	OWIRE	1-WIRE 中断	Υ	N	0x0000 00B4
30	RTC	RTC 中断	Υ	Υ	0x0000 00B8
31 注, 只有在选择内	CLKTRIM	CLKTRIM 中断	Υ	Y <sup>注</sup>	0x0000 00BC

注: 只有在选择内部低速监控外部低速时钟功能时才能唤醒

#### 2.6 复位控制器

本产品具有 9 个复位信号来源,每个复位信号可以让 CPU 重新运行,绝大多数寄存器会被重新复位,程序计数器 PC 会被复位指向复位地址(0x0000 0000)。

编号	中断源
1	上电/掉电复位
2	外部Reset Pin 复位
3	IWDG 复位
4	WWDG 复位
5	系统软件复位
6	欠电压(LVD)复位
7	LOCKUP 复位
8	寄存器 CPURST 复位
9	寄存器 MCURST 复位

## 2.7 通用 IO 端口(GPIO)

最多可提供16个GPIO 端口,其中部分GPIO与模拟端口复用。每个端口由独立的控制寄存器位来控制。支持边沿触发中断和电平触发中断,可从各种功耗模式下把MCU唤醒到工作模式。支持Push-Pull CMOS 推挽输出、Open-Drain 开漏输出。内置上拉电阻、下拉电阻,带有施密特触发器输入滤波功能。输出驱动能力可配置,最大支持12mA的电流驱动能力。16个通用IO可支持外部异步中断。

## 2.8 定时器和看门狗

CX32L003 产品包含1个高级控制定时器、1个通用定时器、1个可程序设计计数器数组、2个基础定时器、1个低功耗基础定时器、1个系统窗口看门狗定时器、1个独立看门狗定时器和1个系统滴答(SysTick)定时器。

下表比较了高级控制定时器、通用定时器和基础定时器的功能:

16/32 位

16/32 位

TIM10

TIM11

基础

捕捉/ 定时器类 PWM 输 计数器位 互.补 名称 预分频系数 计数方向 比较 型 宽 出 输出 通道 递增、递减、递 高级 TIM1 16 位 1/2/4/8/16/64/256/1024 4 有 3 对 增/递减 递增、递减、递 通用 TIM2 16 位 有 4 无 1/2/4/8/16/64/256/1024 增/递减 可程序设 PCA 5 16位 递增 有 无 2/4/8/16/32 计计 数器数组 LPTIM 16 位 递增 低功耗 无 无 无

递增

递增

表 2 定时器特性表

无

无

无

无

无

无

1/2/4/8/16/32/64/128

1/2/4/8/16/32/64/128

## 2.8.1 高级控制定时器(TIM1)

1 个高级控制定时器(TIM1)可以被看成是分配到6个通道的三相PWM发生器,它具有带死区插入的互补PWM 输出,还可以被当成完整的通用定时器。四个独立的通道可以用于:

- 输入捕获
- 输出比较
- 产生 PWM(边缘或中心对齐模式)
- 单脉冲输出配置为16位标准定时器时,它与TIMx定时器具有相同的功能。配置为16位 PWM发生器时,它具有全调制能力(0~100%)。

在调试模式下,计数器可以被冻结,同时PWM输出被禁止,从而切断由这些输出所控制的开关。很多功能都与通用TIM定时器相同,内部结构也相同,因此高级控制定时器可以通过定时器链接功能与其他 TIM 定时器协同操作,提供同步或事件链接功能。

### 2.8.2 通用定时器(TIM2)

通用定时器(TIM2)有一个 16 位的自动加载递加/递减计数器、一个 16 位的预分频器和4个独立的信道,每个信道都可用于输入捕获、输出比较、PWM和单脉冲模式输出,它们还能通过定时器链接功能与高级控制定时器共同工作,提供同步或事件链接功能。在调试模式下,计数器可以被冻结。任一标准定时器都能用于产生 PWM 输出。

## 2.8.3 可程序设计计数器数组(PCA)

PCA(可程序设计计数器数组 Programmable Counter Array)支持最多5个16位的捕获/比较模块。该定时/计数器可以用作一个通用的时钟计数/事件计数器的捕获/比较功能。PCA的每个通道都可以进行独立程序设计,提供输入捕捉/输出比较或脉冲宽度调制。

#### 2.8.4 低功耗定时器(LPTIM)

低功耗定时器为1个异步的16位可选定时器。在系统时钟关闭后仍然可以通过内部低速LIRC或者外部低速晶体振荡器计时/计数。通过中断可以在低功耗模式下唤醒系统。

#### 2.8.5 基础定时器(TIM10/TIM11)

基础定时器包含2个16/32 位可选定时器TIM10/TIM11。TIM10/TIM11 功能完全相同,都是同步定时/计数器,可以选择工作在重载模式和非重载模式。TIM10/TIM11 可以对外部脉冲进行计数或者实现系统定时。

#### 2.8.6 独立看门狗(IWDG)

独立的看门狗是一个20位递减计数器。它由内部独立的LIRC提供时钟;由于内部LIRC独立于主时钟,因此它可在停机和待机模式下工作。它既可用作看门狗,以便在发生问题时复位器件,也可用作自由运行的定时器,以便为应用程序提供超时管理。通过选项字节,可对其进行硬件或软件配置。在调试模式下,计数器可以被冻结。

## 2.8.7 系统窗口看门狗(WWDG)

系统窗口看门狗基于一个8位递减计数器,支持20位的预分频,它由APB时钟(PCLK)提供动作时钟。它可以作为看门狗,以在系统发生问题时复位器件,同时具有早期警告中断功能,并且计数器可以在调试模式下被冻结。

## 2.8.8 SysTick 定时器(SYST)

此定时器专用于实时操作系统,但也可用作标准递减计数器。它具有以下特性:

- 24 位递减计数器
- 自动重载功能
- 当计数器计为0时,产生可屏蔽系统中断
- 可程序设计时钟源(HCLK或HCLK/4)

## 2.9 实时时钟(RTC)

- 支持 RTC计数(秒、分、小时)及万年历功能(日、月、年)
- 支持闹铃寄存器(秒、分、小时、日、月、年)
- RTC可以从Sleep模式唤醒系统

## 2.10 通用异步收发器(UART0/UART1)

2 路通用异步收发器(Universal Asynchronous Receiver/Transmitter)

## 2.11 低功耗通用异步收发器(LPUART)

1 路低功耗模式下可以工作的异步收发器 (Low Power Universal Asynchronous Receiver/Transmitter)

## 2.12 串行外设接口(SPI)

1 路串行外设接口(Serial Peripheral Interface),支持主从模式。

## 2.13 I2C 接口(I2C)

1 路I2C接口,支持主从模式。采用串行同步时钟,可实现设备之间以不同的速率传输数据,串行8位双向数据传输最大速度可达 1Mbps。

## 2.14 One-Wire 接口(OWIRE)

支持 One-Wire 总线协议。

## 2.15 蜂鸣器(BEEP)

蜂鸣器模块可以在BEEP引脚上产生一个1KHz,2KHz,4KHz的蜂鸣信号,用来驱动外部的蜂鸣器。

2 个基础定时器TIM10/TIM11与1个 LPTIM 可以功能复用输出,为 Buzzer提供可程序设计驱动频率。可以支持互补输出,不需要额外的三级管。

## 2.16 自唤醒定时器(AWK)

AWK 是用于当MCU进入低功耗模式时提供一个内部的唤醒时间基准。该时间基准的时钟是由内部的低速RC振荡器时钟(LIRC)或者通过预分频的HXT晶振时钟来提供的。

## 2.17 时钟校准/监测模块(CLKTRIM)

内建时钟校准电路,可以通过外部精准的晶振时钟来校准内部RC时钟,亦可使用内部RC时钟去检测外部晶振时钟是否工作正常。

## 2.18 唯一ID号(UID)

每颗芯片出厂时都具备唯一的16字节设备标识号,包括wafer lot信息,以及芯片坐标信息等。ID地址 0x180000F0-0x180000FF。

## 2.19 循环冗余校验计算单元(CRC)

符合 ISO/IEC13239 中给出的多项式 F(x)= X16 + X12 + X5 + 1。

## 2.20 模拟/数字转换器(ADC)

单调不失码的 12 位逐次逼近型模数转换器,在 16MHz ADC时钟下工作时,采样率达到 1Msps。参考电压可选择电源电压。7个外部通道,可以实现单次,扫描,循环转换。在扫描/循环模式下,自动进行在选定的一组模拟输入上的转换。

- 输入电压范围: 0 to VDD
- 转换周期: 16/20 clock cycles
- 可以从外部端子,内部TIM1、TIM2、TIM10/TIM11、VC等模块来触发ADC采样
- 采样完成(EOC)中断

## 2.21 低电压检测器(LVD)

对芯片电源电压或芯片引脚电压进行检测。8档电压监测值(2.5-4.4V)。可根据上升/下降边沿产生异步中断或复位。具有硬件迟滞电路和可配置的软件防抖功能。

## 2.22 电压比较器(VC)

芯片引脚电压监测/比较电路。3个可配置的正/负外部输入通道: 1个内部BGR 2.5V参考电压。VC 输出可供定时器 TIM1、TIM10/TIM11、LPTimer 与可程序设计计数数组 PCA 捕获、门控、外部计数使用。可根据上升/下降边沿产生异步中断,从低功耗模式下唤醒 MCU。可配置软件防抖。

#### 2.23 嵌入式调试系统

嵌入式调试解决方案,提供全功能的实时调试器,配合标准成熟的Keil/IAR等调试开发软件。支持4个硬断点以及多个软断点。

## 2.24 加密型嵌入式 Debug 支持(DBG)

加密型嵌入式调试解决方案,提供全功能的实时调试器,详见用户手册相关章节。

## 3 系统和内存概要

## 3.1 系统架构图

主要的系统构成:

- 1 个 AHB总线系统 Master:
  - Cortex®-M0+内核
- 6 个 AHB 总线 Slave
  - 内部 SRAM
  - 内部 Flash
  - AHB to APB Bridge,包含所有APB接口的外设
  - GPIO接口
  - RCC 模块
  - CRC 等AHB接口模块

#### 系统的模块框图如图1系统框图所示:




图 1 系统框图

## 3.2 内存映像

系统的地址空间总共有4GB,包含程序存储空间、数据存储空间、周边模块寄存器、I/O端口等。数据使用小端点格式,就是数据的高字节保存在内存的高地址中,而数据的低字节保存在内存的低地址中。整个系统地址空间的划分如下图,图3-2 所示:




图 2 内存映像

## 3.3 存储空间和模块地址

下面表3给出了 CX32L003 器件内部包含的各模块的地址空间和边界信息。

表3 CX32L003 内存映像和外设寄存器编址

总线	边界地址	空间大小(Bytes)	模块
	0xE000_0000 - 0xE00F_FFFF	1M	Coretex-M0+ peripheral
	0x4003_0000 - 0xDFFF_FFF		保留
	0x4002_1000 - 0x4002_1FFF	1K	GPIOD
	0x4002_1000 - 0x4002_1BFF	1K	GPIOC
	0x4002_1000 - 0x4002_17FF	1K	GPIOB
AHB	0x4002_1000 - 0x4002_13FF	1K	GPIOA
	0x4002_0C00 - 0x4002_0FFF	1K	保留
	0x4002_0800 - 0x4002_0BFF	1K	CRC16
	0x4002_0400 - 0x4002_07FF	1K	FMC
	0x4002_0000 - 0x4002_03FF	1K	RCC
	0x4000_5400 - 0x4001_FFFF		保留
	0x4000_5000 - 0x4000_53FF	1K	LPUART
	0x4000_4C00 - 0x4000_4FFF	1K	DEBUG
	0x4000_4800 - 0x4000_4BFF	1K	BEEP
	0x4000_4400 - 0x4000_47FF	1K	LPTIM
	0x4000_4000 - 0x4000_43FF	1K	LVD/VC
	0x4000_3C00 - 0x4000_3FFF	1K	TIM2
	0x4000_3800 - 0x4000_3BFF	1K	OWIER
	0x4000_3400 - 0x4000_37FF	1K	CLKTRIM
	0x4000_3000 - 0x4000_33FF	1K	RTC
APB	0x4000_2C00 - 0x4000_2FFF	1K	ADC
	0x4000_2800 - 0x4000_2BFF	1K	AWK
	0x4000_2400 - 0x4000_27FF	1K	IWDT
	0x4000_2000 - 0x4000_23FF	1K	WWDT
	0x4000_1C00 - 0x4000_1FFF	1K	SYSCON
	0x4000_1800 - 0x4000_1BFF	1K	TIM10/11
	0x4000_1400 - 0x4000_17FF	1K	PCA
	0x4000_1000 - 0x4000_13FF	1K	TIM1
	0x4000_0C00 - 0x4000_0FFF	1K	I2C
	0x4000_0800 - 0x4000_0BFF	1K	SPI
	0x4000_0400 - 0x4000_07FF	1K	UART1
	0x4000_0000 - 0x4000_03FF	1K	UART0
	0x2000_1000 - 0x3FFF_FFF		保留
	0x2000_0000 - 0x2000_0FFF	4K	SRAM
	0x1800_0100 - 0x1FFF_FFF		保留
AHB	0x1800_0000 - 0x1800_00FF	256	System Configuration
	0x0800_0200 - 0x17FF_FFFF		保留
	0x0800_0000 - 0x0800_01FF	512	Option Bytes
	0x0001_0000 - 0x07FF_FFFF		保留
	0x0000_0000 - 0x0000_FFFF	64K	Main Array (Flash)

## 4 引脚配置和功能说明

### 4.1 CX32L003 TSSOP20/QFN20 配置




图 3 TSSOP20 引脚配置




图 4 QFN20 引脚配置

## 4.2 CX32L003 引脚复用

表4 引脚功能复用

封装							GP	Ox_AFR[i+3:i]				
TSSOP20	QFPN20	Config	0	1	2	3	4	5	6	7	8	F
1	18		PD4	TIM1_CH1	PCA_CH0	RTC_1HZ	TIM10_TOG	UART0_TXD	TIM10_EXT	BEEP	TIM2_CH1	VCIN2
2	19		PD5	TIM1_CH1N	PCA_CH4	SPI_MISO	I2C_SCL	UART1_TXD	TIM10_GATE	UART0_TXD	TIM2_CH4	AIN5
3	20		PD6	TIM1_CH2	PCA_CH3	SPI_MOSI	I2C_SDA	UART1_RXD	LPTIM_EXT	UART0_RXD	TIM2_CH2	AIN6
4	1	NRST										
5	2	OSC_IN	PA1	TIM1_CH2N		SPI_CLK	I2C_SDA	UART0_RXD	TIM10_TOG	UART1_RXD		
6	3	OSC_OUT	PA2	TIM1_CH3		SPI_NSS	I2C_SCL	UART0_TXD	TIM10_TOGN	UART1_TXD	TIM2_CH2	
7	4	VSS										
8	5	VCAP										
9	6	VDD										
10	7		PA3	TIM1_CH3N	PCA_CH2	SPI_NSS	RTC_1HZ	LPUART_RXD	PCA_ECI	VC0_OUT	TIM2_CH3	
11	8	X32K_IN	PB5	TIM1_BKIN	PCA_CH4	SPI_CLK	I2C_SDA	UART0_RXD	TIM11_TOG	LVD_OUT	TIM2_CH1	
12	9	X32K_OUT	PB4	LPTIM_GATE	PCA_ECI	SPI_NSS	I2C_SCL	UART0_TXD	TIM11_TOGN			
13	10		PC3	TIM1_CH3	TIM1_CH1N		I2C_SDA	UART1_TXD	PCA_CH1	1-WIRE	TIM2_CH3	AIN1
14	11		PC4	TIM1_CH4	TIM1_CH2N		I2C_SCL	UART1_RXD	PCA_CH0	CLK_MCO	TIM2_CH4	AIN2
15	12		PC5	TIM1_BKIN	PCA_CH0	SPI_CLK		LPUART_TXD	TIM11_GATE	LVD_OUT	TIM2_CH1	VCIN1
16	13		PC6	TIM1_CH1	PCA_CH3	SPI_MOSI		LPUART_RXD	TIM11_EXT	CLK_MCO	TIM2_CH4	AIN0
17	14	SWDIO	PC7	TIM1_CH2	PCA_CH4	SPI_MISO		UART1_RXD	LIRC_OUT	LXT_OUT		
18	15	SWDCLK	PD1		PCA_ECI			UART1_TXD	HIRC_OUT	VC0_OUT		
19	16		PD2	TIM1_CH2	PCA_CH2	SPI_MISO	RTC_1HZ	LPUART_TXD	LPTIM_TOG	1-WIRE		AIN3/VCIN0
20	17		PD3	TIM1_CH3N	PCA_CH1	SPI_MOSI	HXT_OUT	UART0_RXD	LPTIM_TOGN		TIM2_CH2	AIN4

## 4.3 CX32L003 引脚功能说明

Pin No.	Pin No.	Pin	Pin Type	Description
(TSSOP-20)	(QFN-20)	Name	Pili Type	Description
			PD4	PD4 通用数字输入/输出引脚
			TIM1_CH1	TIM1 PWM 输出 1
			PCA_CH0	PCA 捕获输入/比较输出 0
			RTC_1HZ	RTC 1HZ 输出
1	18	PD4	TIM10_TOG	TIM10 翻转输出
			UART0_TX	UART0 TX
			TIM10_EXT	TIM10 外部脉冲输入
			BEEP	BEEP 输出
			TIM2_CH1	TIM2 捕获输入/比较输出 1
			VCIN2	电压比较器输入信道 2
			PD5	PD5 通用数字输入/输出引脚
			TIM1_CH1N	TIM1 PWM 输出1 反相
			PCA_CH4	PCA 捕获输入/比较输出 4
			SPI_MISO	SPI 模块主机输入从机输出信号
2	19	PD5	I2C_SCL	I <sup>2</sup> C 时钟
			UART1_TX	UART1_TX
			TIM10_GATE	TIM10 门控
			UART0_TX	UART0 TX
			TIM2_CH4	TIM2 捕获输入/比较输出 4
			AIN5	ADC 仿真输入通道 5
			PD6	PD6 通用数字输入/输出引脚
			TIM1_CH2	TIM1 PWM 输出2
			PCA_CH3	PCA 捕获输入/比较输出 3
			SPI_MOSI	SPI 模块主机输出从机输入信号
3	20	PD6	I2C_SDA	I <sup>2</sup> C 数据
			UART1_RX	UART1 RX
			LPTIM_EXT	LPTIM 外部脉冲输入
			UART0_RX	UARTO RX
			TIM2_CH2	TIM2 捕获输入/比较输出 2
			AIN6	ADC 仿真输入通道 6
4	1	NRST	NRST	复位输入端口,低有效,芯片复位
			OSC_IN	外部晶振输入
			PA1	PA1 通用数字输入/输出引脚
			TIM1_CH2N	TIM1 PWM 输出2 反相
5	2	PA1	SPI_CLK	SPI 模块时钟信号
			I2C_SDA	I <sup>2</sup> C 数据
			UART0_RX	UARTO RX
			TIM10_TOG	TIM10 翻转输出
			UART1_RX	UART1 RX

Pin No.	Pin No.	Pin	р. т	
(TSSOP-20)	(QFN-20)	Name	Pin Type	Description
			OSC_OUT	外部晶振输出
			PA2	PA2 通用数字输入/输出引脚
			TIM1_CH3	TIM1 PWM 输出3
		DAG	SPI_NSS	SPI 模块从机片选信号
6	3	PA2	I2C_SCL	I <sup>2</sup> C 时钟
			UART0_TX	UART0 TX
			TIM10_TOGN	TIM10 翻转反相输出
			UART1_TX	UART1 TX
			TIM2_CH2	TIM2 捕获输入/比较输出 2
7	4	VSS	GND	芯片地
8	5	VCAP	Power	LDO 内核供电(仅限内部电路使用,外部连接
	3	VOAI	1 Ower	电容)
9	6	VDD	Power	芯片电源
			PA3	PA3 通用数字输入/输出引脚
			TIM1_CH3N	TIM1 PWM 输出3 反相
	7	PA3	PCA_CH2	PCA 捕获输入/比较输出 2
40			SPI_NSS	SPI 模块从机片选信号
10			RTC_1HZ	RTC 1HZ 输出
			LPUART_RX	LPUART RX
			PCA_ECI	PCA 外部时钟
			VC0_OUT	电压比较器 0 输出
			TIM2_CH3	TIM2 捕获输入/比较输出 3
			X32K_IN	外部32K 晶振输入
			PB5	PB5 通用数字输入/输出引脚
			TIM1_BKIN	TIM1 刹车信号输入
			PCA_CH4	PCA 捕获输入/比较输出 4
11	8	PB5	SPI_CLK	SPI 模块时钟信号
			I2C_SDA	I <sup>2</sup> C 数据
			UART0_RX	UARTO RX
			TIM11_TOG	TIM11 翻转输出
			LVD_OUT	低压检测比较器输出
			TIM2_CH1	TIM2 捕获输入/比较输出 1
			X32K_OUT	外部32K 晶振输出
			PB4	PB4 通用数字输入/输出引脚
			LPTIM_GATE	LPTIM 门控
12	9	PB4	PCA_ECI	PCA 外部时钟
			SPI_NSS	SPI 模块从机片选信号
			I2C_SCL	I <sup>2</sup> C 时钟
			UART0_TX	UART0 TX
			TIM11_TOGN	TIM11 翻转反相输出
13	10	PC3	PC3	PC3 通用数字输入/输出引脚

Pin No.	Pin No.	Pin	Din Tuna	Pagarintian
(TSSOP-20)	(QFN-20)	Name	Pin Type	Description
			TIM1_CH3	TIM1 PWM 输出3
			TIM1_CH1N	TIM1 PWM 输出 1 反相
			I2C_SDA	I <sup>2</sup> C 数据
			UART1_TX	UART1 TX
			PCA_CH1	PCA 捕获输入/比较输出 1
			1-WIRE	1-wire 输入输出
			TIM2_CH3	TIM2 捕获输入/比较输出 3
			AIN1	ADC 仿真输入通道 1
			PC4	PC4 通用数字输入/输出引脚
			TIM1_CH4	TIM1 PWM 输出 4
			TIM1_CH2N	TIM1 PWM 输出2 反相
	44	DO4	I2C_SCL	I <sup>2</sup> C 时钟
14	11	PC4	UART1_RX	UART1 RX
			PCA_CH0	PCA 捕获输入/比较输出 0
			CLK_MCO	CPU 时钟输出
			TIM2_CH4	TIM2 捕获输入/比较输出 4
			AIN2	ADC 仿真输入通道 2
			PC5	PC5 通用数字输入/输出引脚
			TIM1_BKIN	TIM1 刹车信号输入
		B05	PCA_CH0	PCA 捕获输入/比较输出 0
			SPI_CLK	SPI 模块时钟信号
15	12	PC5	LPUART_TX	LPUART TX
			TIM11_GATE	TIM11 门控
			LVD_OUT	低压检测比较器输出
			TIM2_CH1	TIM2 捕获输入/比较输出 1
			VCIN1	模拟输入
			PC6	PC6 通用数字输入/输出引脚
			TIM1_CH1	TIM1 PWM 输出 1
			PCA_CH3	PCA 捕获输入/比较输出 3
40	40	D00	SPI_MOSI	SPI 模块主机输出从机输入信号
16	13	PC6	LPUART_RX	LPUART RX
			TIM11_EXT	TIM11 外部脉冲输入
			CLK_MCO	CPU 时钟输出
			TIM2_CH4	TIM2 捕获输入/比较输出 4
			AIN0	ADC 仿真输入通道 0
			SWDIO	SWD IO
			PC7	PC7 通用数字输入/输出引脚
17	14	PC7	TIM1_CH2	TIM1 PWM 输出2
			PCA_CH4	PCA 捕获输入/比较输出 4
			SPI_MISO	SPI 模块主机输入从机输出信号
			UART1_RX	UART1 RX

Pin No.	Pin No.	Pin	Pin Type	Description
(TSSOP-20)	(QFN-20)	Name	riii iype	Description
			LIRC_OUT	内部低频 RC 时钟 38.4KHZ 输出
			X32K_OUT	外部低频晶振输出
			SWDCLK	SWD 时钟
			PD1	PD1 通用数字输入/输出引脚
18	15			PCA 外部时钟
			UART1_TX	UART1 TX
			HIRC_OUT	内部高频 RC 时钟 24MHZ 输出
			VC0_OUT	电压比较器 0 输出
			PD2	PD2 通用数字输入/输出引脚
		PD2	TIM1_CH2	TIM1 PWM 输出 2
	16		PCA_CH2	PCA 捕获输入/比较输出 2
			SPI_MISO	SPI 模块主机输入从机输出信号
19			RTC_1HZ	RTC 1HZ 输出
			LPUART_TX	LPUARTTX
			LPTIM_TOG	LPTIM 翻转输出
			1-WIRE	1-wire 输入输出
			VCIN0	电压比较器输入信道 0
			AIN3	ADC 仿真输入通道 3
			PD3	PD3 通用数字输入/输出引脚
			TIM1_CH3N	TIM1 PWM 输出3 反相
			PCA_CH1	PCA 捕获输入/比较输出 1
00	47	BBO	SPI_MOSI	SPI 模块主机输出从机输入信号
20	17	PD3	HXT_OUT	外接高频晶振输出
			UART0_RX	UART0 RX
			LPTIM_TOGN	LPTIM 翻转反相输出
			TIM2_CH2	TIM2 捕获输入/比较输出 2
			AIN4	ADC 仿真输入通道 4

## 5 电气特性

## 5.1 测试条件

除非特别说明,所有的电压都以VSS为基准。

#### 5.1.1 最小和最大值

除非特别说明,在生产在线通过对100%的产品在环境温度 Ta=25°C 和 Ta=Top,Max 下执行的测试 (Top,Max 取决于选定的 Part Number所对应的温度范围),所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据,不会在生产线 上进行测试;在综合评估的基础上,最小和最大数值是通过样本测试后,取其平均值再加减三倍的标准分布(平均 $\pm 3\Sigma$ )得到。

## 5.1.2 典型值

除非特别说明,典型资料是基于 T<sub>A</sub>=25℃ 和 VDD=3.3V (2.5V≤VDD≤5.5V)。这些数据仅用于设计指导而未经测试。

典型的 ADC 精度数值是通过对一个标准的批次采样,在所有温度范围下测试得到,95%产品的误差小于等于给出的数值(平均 $\pm 2\Sigma$ )。

## 5.2 绝对最大额定值

符号	参数	条件	最小值	典型值	最大值	单位
VDD	电源电压		2.5		5.5	V
V <sub>IO</sub>	IO 的电压		-0.3		VDD+0.3	V
T <sub>STG</sub>	存储温度		-40	25	150	°C
T <sub>OP</sub>	工作温度		-40	25	85	°C
FCPU	CPU 工作频率		32.768K	4M	24M	Hz
V <sub>ESD</sub> , HBM	参见 5.12					
VESD, CDM	参见 5.12					
V <sub>ESD, MM</sub>	参见 5.12					

注意:

- 1. 温度测试方法: CP 阶段测试高温 85°C,低温-40°C 和高温 85°C 的 chip level 测试仅在实验室和 Production Quality Qualification 时测试
- 2. 频率测试方法: CP 阶段测试 24MHz 频率,Final Test 只关注于封装工艺的缺陷


## 5.3 推荐工作条件

符号	参数	条件	最小值	最大值	单位	参考
VDD	电源电压	-	2.5	5.5	V	
Cs	VCAP 电容	-	0.47	2.2	μF	推荐 1.0μF
Top	工作温度	-	-40	85	°C	

#### 注意:

- 1. 推荐工作条件是确保半导体芯片正常工作的条件。在推荐工作条件的范围内,电气特性的所有规格值均可得到保证。 务必在推荐工作条件下使用半导体芯片。超出该条件的使用可能会影响半导体的可靠性。
- 2. 对于本数据手册中未记载的项目、使用条件或逻辑组合的使用,本公司不做任何保障。如果用户考虑在所列条件之外使用本芯片,请事前联系销售代表。

## 5.4 典型应用框图



## 5.5 直流特性

## 5.5.1 工作电流特性

符号	参数	条件			典型值	最大值	单位
I <sub>DD</sub>	All Paripharals clock			4M	157.20	171.00	
(Run	All Peripherals clock	V <sub>core</sub> =1.2V	Clock source:	8M	250.80	266.00	μA
Mode in	OFF, Run while(1) in RAM	VDD=2.5V-5.5V	HIRC	16M	427.80	444.00	μ,,
RAM)	KAW			24M	605.00	626.00	
	All Derinbergle glock			4M	491.40	520.00	
	All Peripherals clock	V <sub>core</sub> =1.2V	Clock source:	8M	915.20	968.00	μA
	ON, Run while(1) in Flash	VDD=2.5V-5.5V	HIRC	16M	1751.00	1847.00	μ, ,
	FlaSII			24M	2566.60	2691.00	
	All Parinharals clock			4M	432.80	460.00	
I <sub>DD</sub>	All Peripherals clock	V <sub>core</sub> =1.2V	Clock source:	8M	799.40	848.00	μA
	OFF, Run while(1) in	VDD =2.5V-5.5V	HIRC	16M	1519.00	1607.00	μΛ
(Run Mode in	Flash			24M	2217.80	2334.00	
Flash)	411.6		Clock source:	Ta=-40°C	26.48	30.00	
riasii)	All Peripherals clock ON, Run while(1) in Flash	V <sub>core</sub> =1.2V	LXT 32.768KHz Driver=1	Ta=25°C	28.00	30.00	
		VDD =2.5V-5.5V		Ta=50°C	28.40	31.00	μА
	Flash			Ta=85°C	31.21	34.06	
	All Desire bessels also de		Clock source:	Ta=-40°C	25.90	29.00	
	All Peripherals clock OFF, Run while(1) in Flash	V <sub>core</sub> =1.2V	LXT	Ta=25°C	27.20	30.00	
		VDD =2.5V-5.5V	32.768KHz	Ta=50°C	28.00	30.00	μΑ
			Driver=1	Ta=85°C	31.12	33.55	
			Clock source: V HIRC	4M	148.60	162.00	μΑ
	All Peripherals clock	V <sub>core</sub> =1.2V		8M	236.40	251.00	
	ON	VDD =2.5V-5.5V		16M	413.00	433.00	
				24M	588.00	616.00	
			Clock source:	4M	90.40	102.00	
	All Peripherals clock	V <sub>core</sub> =1.2V		8M	120.40	133.00	μΑ
I <sub>DD</sub>	OFF	VDD =2.5V-5.5V		16M	180.00	195.00	
(Sleep				24M	239.20	255.00	
Mode)			Clock source:	Ta=-40°C	24.70	28.00	
	All Peripherals clock	V <sub>core</sub> =1.2V	LXT	Ta=25°C	26.00	28.00	
	ON	VDD =2.5V-5.5V	32.768KHz	Ta=50°C	26.80	29.00	μΑ
			Driver=1	Ta=85°C	29.24	32.00	
			Clock source:	Ta=-40°C	24.25	27.00	
	All Peripherals clock	V <sub>core</sub> =1.2V	LXT	Ta=25°C	25.60	28.00	
	OFF	VDD =2.5V-5.5V	32.768KHz	Ta=50°C	26.20	28.00	μΑ
			Driver=1	Ta=85°C	28.99	31.00	]
	All Peripherals clock	\/ _1.2\/	Clock source:	Ta=-40°C	0.89	1.03	
	OFF,except	V <sub>core</sub> =1.2V VDD =2.5V-5.5V	LIRC	Ta=25°C	1.06	1.20	μΑ
	RTC,IWDG,	VDD -2.5V-5.5V	32.768KHz	Ta=50°C	1.31	1.53	

符号	参数	条件			典型值	最大值	单位
I <sub>DD</sub>	LPTIM, AWK			Ta=85°C	3.23	4.25	
(DeepSI eep			Clock source:	Ta=-40°C	0.87	1.03	
Mode)	All Peripherals clock	V <sub>core</sub> =1.2V	V <sub>core</sub> =1.2V	Ta=25°C	1.03	1.18	μA
	OFF, except RTC	VDD =2.5V-5.5V		Ta=50°C	1.34	1.63	, ,
			32.7 001(112	Ta=85°C	3.49	5.22	
			Clock source:	Ta=-40°C	0.88	1.06	
	All Peripherals clock	V <sub>core</sub> =1.2V	LIRC	Ta=25°C	1.02	1.14	μA
	OFF, except IWDG	VDD =2.5V-5.5V	32.768KHz	Ta=50°C	1.28	1.50	μ, ,
			32.7 00KHZ	Ta=85°C	3.13	3.88	
		All Peripherals clock   V <sub>core</sub> =1.2V   OFF, except LPTIM   VDD =2.5V-5.5V	Clock source: LIRC 32.768KHz	Ta=-40°C	0.89	1.05	_ μΑ
	All Peripherals clock			Ta=25°C	1.03	1.15	
	OFF, except LPTIM			Ta=50°C	1.31	1.51	
				Ta=85°C	3.11	3.80	
			Clock source:	Ta=-40°C	0.86	0.99	
	All Peripherals clock	V <sub>core</sub> =1.2V	LIRC	Ta=25°C	0.99	1.10	μA
	OFF, except AWK	VDD =2.5V-5.5V	32.768KHz	Ta=50°C	1.28	1.48	, ,
			32.7 001(112	Ta=85°C	3.07	3.77	
				Ta=-40°C	0.90	1.47	
	All Peripherals clock	V <sub>core</sub> =1.2V		Ta=25°C	1.02	1.15	μA
	OFF, VDD =2.5V-5.5V		Ta=50°C	1.30	1.84	,	
				Ta=85°C	3.09	3.81	

#### 注:

- 1. 资料基于 TT Wafer 考核结果,不在生产中测试
- 2. 除非特别说明,典型值(Typ)是在Ta=25°C, VDD=3.3V 的条件下测得
- 3. 除非特别说明,最大值(Max)是在Ta=-40°C~85°C, VDD=2.5V~5.5V 的条件下测得的最大值
- 4. 使用 LXT 32.768KHz 时,外部晶振并联了一个 3MΩ 电阻。

## 5.5.2 Power On Reset/Brown Out Reset

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>POR</sub>	POR 释放电压(上电过程)			0.05	2.3	V
V <sub>BOR</sub>	BOR 检测电压(掉电过程)		2.2	2.25	2.3	V

注:由设计保证,不在生产中测试

## 5.6 交流特性

## 5.6.1 输出特性—端口 PA, PB, PC, PD

符号	参数	条件	最小值	最大值	单位
V <sub>ОН</sub>	High level output voltage	Sourcing 4 mA, VDD = 3.3 V (see Note 1)	VDD-0.2		V
VOH	Source Current	Sourcing 6 mA, VDD = 3.3 V (see Note 2)	VDD-0.3		V
Vol	Low level output voltage	Sinking 4 mA, VDD = 3.3 V (see Note 1)		VSS+0.2	V
VOL		On PD3 Sinking 2.4 mA, VDD = 3.3 V (see Note 2)			V
		Sinking 6 mA, VDD = 3.3 V (see Note 2)		VSS+0.3	
		On PD3 Sinking 3.6 mA, VDD = 3.3 V (see Note 2)			
	High level output voltage	Sourcing 8 mA, VDD = 3.3 V (see Note 1)	VDD-0.2		.,
Vohd	Double Source Current	Sourcing 12 mA, VDD = 3.3 V (see Note 2)	VDD-0.3		V
Vold	Low level output voltage	Sinking 8 mA, VDD = 3.3 V (see Note 1)		VSS+0.2	V
VOLD	Double Sink Current	On PD3 Sinking 6.4 mA, VDD = 3.3 V (see Note 2)			V
		Sinking 12 mA, VDD = 3.3 V (see Note 2)		VSS+0.3	
		On PD3 Sinking 9.6 mA, VDD = 3.3 V (see Note 2)			

#### Note:

- 1. The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed 40 mA to satisfy the maximum specified voltage drop.
- The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed 100 mA to satisfy
  the maximum specified voltage drop.
- 3. 由综合评估得出,不在生产中测试。

符号	参数	条件	最小值	最大值	单位
		Sourcing 6 mA, VDD = 5.0 V	VDD-0.2		
Vон	High level output voltage	(see Note 1)	VDD-0.2		V
VOH	Source Current	Sourcing 8 mA, VDD = 5.0 V	VDD-0.3		
		(see Note 2)	VDD-0.3		
		Sinking 6 mA, VDD = 5.0 V		\/CC+0.0	
.,	Low level output voltage	(see Note 1)		VSS+0.2	V
Vol	Sink Current	On PD3 Sinking 3.6 mA,			V
		VDD = 5.0 V			
		(see Note 1,2)			-
		Sinking 8 mA, VDD = 5.0 V		VSS+0.3	
		(see Note 1,2)			
		On PD3 Sinking 4.8 mA,			
		VDD = 5.0 V			
		(see Note 2) Sourcing 12 mA, VDD = 5.0 V			
	l light level autout valtage		VDD-0.2		
$V_{OHD}$	High level output voltage	(see Note 1,2)			V
	Double Source Current	Sourcing 16 mA, VDD = 5.0 V	VDD-0.3		
		(see Note 1,2)			
		Sinking 12 mA, VDD = 5.0 V		VSS+0.2	
Vold	Low level output voltage	(see Note 1,2)			V
1025	Double Sink Current	On PD3 Sinking 9.6 mA,			
		VDD = 5.0 V			
		(see Note1,2)			-
		Sinking 16 mA, VDD = 5.0 V		VSS+0.3	
		(see Note 1,2)			
		On PD3 Sinking 12.8 mA,			
		VDD = 5.0 V (see Note 1,2)			
		1300 11010 1,21	1	1	

#### Note:

- 1. The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed 40 mA to satisfy the maximum specified voltage drop.
- 2. The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed **100 mA** to satisfy the maximum specified voltage drop.
- 3. 由综合评估得出,不在生产中测试。

## 5.6.2 输入特性—端口 PA, PB, PC, PD

符号	参数	条件	最小值	典型值	最大值	单位
	B	VDD=2.5	1.4			V
$V_{\text{IT+}}$	Positive-going input threshold voltage	VDD=3.3	1.8			V
	tilleshold voltage	VDD=5.5	3			V
V <sub>IT</sub> -	NI- mating main mineral	VDD=2.5			0.9	V
	Negative-going input threshold voltage	VDD=3.3			1.3	V
		VDD=5.5			2.4	V
	land to alta un bontana di	VDD=2.5		0.5		V
$V_{\text{hys}}$	Input voltage hysteresis (VIT+ - VIT-)	VDD=3.3		0.5		V
		VDD=5.5		0.6		V
Rpullhigh	Pullup Resistor	VDD=5.5	40	50	60	
		VIN=0				
		VDD=3	90	100	120	
		VIN=0				17.1
R <sub>pulllow</sub>	Pulldown Resistor	VDD=5.5	70	85	110	Kohm
		VIN=5.5				
		VDD=3	40	50	60	
		VIN=3				
$C_{input}$	Input Capacitance			5		pf

注: 由综合评估得出,不在生产中测试。

## 5.6.3 端口漏电特性—PA,PB,PC,PD

符号	参数	条件	VDD	最大值	单位
likg	Leakage current	See Note 1, 2	2.5V / 3.6V	±50	nA

#### Notes:

- The leakage current is measured with VSS or VDD applied to the corresponding pin(s), unless otherwise noted.
- The port pin must be selected as input. 由综合评估得出,不在生产中测试。

## 5.6.4 定时器/计数器输入采样要求

符号	参数	条件	最小值	最大值	单位
T(int)	External interrupt timing	External trigger signal for the interrupt flag(see Note1)	30		ns
T(cap)	Timer Captuter timing	TIM1/TIM2 capture pulse width Fsystme =4MHz	0.5		μs
f <sub>EXT</sub>	Timer clock frequency applied to pin	TIM1,TIM2,TIM10,TIM11 external clock input Fsystme =4MHz	0	fтімхськ/4	MHz
T(PCA)	PCA clock frequency applied to pin	PCA external clock input Fsystme =4MHz	0	fpcaclk/4	MHz

#### Note:

- 1. The external signal sets the interrupt flag every time the minimum t(int) parameters are met. It may be set even with trigger signals shorter than t(int).
- 2. 由综合评估得出,不在生产中测试。

## 5.6.5 内部 HIRC 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
				4.0		
FMCLK	Internal RC Oscillation		4.0	8.0	24	MHz
	frequency			16.0		
				24		
		F <sub>MCLK</sub> =4MHz	4.04	4.71	5.60	μs
I <sub>Mstart</sub> <sup>(1)</sup>	Start-up time Not including	F <sub>MCLK</sub> =8MHz	2.52	2.78	3.30	μs
IMstart` /	software calibration	F <sub>MCLK</sub> =16MHz	1.88	2.00	2.22	μs
		F <sub>MCLK</sub> =24MHz	1.64	1.78	1.99	μs
		F <sub>MCLK</sub> =4MHz	30	60	120	μA
I <sub>MCLK</sub>	Current consumption	F <sub>MCLK</sub> =8MHz	40	80	160	μA
	,	F <sub>MCLK</sub> =16MHz	75	150	300	μA
		F <sub>MCLK</sub> =24MHz	100	200	400	μA
DC <sub>MCLK</sub>	Duty cycle		45	50	55	%
D <sub>evM</sub>	Frequency Deviation	VDD = 2.5V~5.5V	-2.5		+2.5	%
Devivi	1 roqueries Deviation	Ta = -40°C ~ 85°C	2.0		+2.5	

注:资料基于考核结果,不在生产中测试

## 5.6.6 内部 LIRC 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
Facik	Internal RC Oscillation		37.83	38.4	38.97	KHz
I ACLK	frequency		32.28	32.768	33.26	IXI IZ
T <sub>Astart</sub> <sup>(1)</sup>	Start-up time		68.21	74.74	80.00	μs
Iaclk	Current consumption		0.2	0.25	0.35	μA
DCACLK	Duty cycle		45	50	55	%
DevA	Frequency Deviation	VDD = 2.5V~5.5V Ta = -40°C~85°C	-2.5		+2.5	%

注:资料基于考核结果,不在生产中测试

## 5.6.7 外部 LXT 晶振

符号	参数	条件	最小值	典型值	最大值	单位
F <sub>SCLK</sub>	Crystal frequency		32.75	32.768	32.78	KHz
ESR <sub>SCLK</sub>	Supportedcrystal equivalent series resistance		40	65	85	KOhm
C <sub>SCLK</sub> <sup>(1)</sup>	Supported crystal external load range	There are two C <sub>SCLK</sub> on 2 crystal pins respectively		12		pF
Idd <sup>(2)</sup>	Current consumption when stable	ESR=65KOhm C <sub>SCLK</sub> =12pF	200	250	350	nA
DC <sub>SCLK</sub>	Duty cycle		40	50	60	%
T <sub>start</sub> (3)	Start-up time	ESR=65KOhm  C <sub>SCLK</sub> =12pF  40%~60% duty cycle reached		2		S

#### Note:

- 1. 建议使用晶体给出参考值
- 2. RCC\_LXTCR.LXTDRV=0011, ESR=65K
- 3. 资料基于考核结果,不在生产中测试

## 5.7 12 位 A/D 转换器





表5.7.1 ADC特性表

符号	参数	条件	最小值	典型值	最大值	单位
Vadcin	Input voltage range	Single ended	0		VDD	V
V <sub>REF</sub>	ADC reference Voltage			VDD		V
I <sub>ADC</sub>			0.7	0.9	1.2	mA
CADC	ADC input capacitance			16	18.4	pF
R <sub>ADC</sub>	ADC sampling switch impedance			0.6		kΩ
R <sub>AIN</sub>	External resistance on V <sub>IN</sub>			0.1	50	kΩ
fadcclk	ADC clock Frequency		0.5	4	16	MHz
TADCSTART	Startup time of ADC bias current		2	3	4	μs
T <sub>ADCCONV</sub>	Conversion time		16	16	20	cycles
ENOB			9.5	10	10.4	Bit
DNL	Differential non-linearity		-2	±1	2	LSB
INL	Integral non-linearity		-3	±1	3	LSB
Eo	Offset error		-2	±1	2	LSB
Eg	Gain error		-2	±1	2	LSB

注:由设计保证,不在生产中测试

#### ADC典型应用图请参考下图



1. **C**parasitic 为 PCB 上的电容,其电容值大小取决于 PCB 线路配置(大约 7pF)。若电容值过大将会降低 ADC 精准度,或需降低 ADC clock 频率来维持 ADC 精准度。


2. 表 5.7.2.最大 R<sub>AIN</sub> 值为参考表 5.7.1 与图 5.7.1 中 C<sub>ADC</sub> 与 R<sub>ADC</sub> 所得

表5.7.2. 最大RAIN值对应fADCCLK与ts

t <sub>s</sub> (µs)	fadcclk(Hz)	SAM	$R_{AIN}(k\Omega)$
0.167	24M	4	0.1
0.333	12M	4	0.8
0.667	6M	4	2.2
2.67	3M	8	10.8
5.33	1.5M	8	22.2
10.7	0.75M	8	45
21.3	0.375M	8	50

## 5.8 模拟电压比较器

## 5.9 低电压检测特性



符号	参数	条件	最小值	典型值	最大值	单位
		LVD_CR[2:0] = 000 (4.4V)	4.20	4.39	4.54	
		LVD_CR[2:0] = 001 (4.0V)	3.78	3.95	4.08	
		LVD_CR[2:0] = 010 (3.6V)	3.44	3.59	3.72	
V <sub>level</sub>	VDD	LVD_CR[2:0] = 011 (3.3V)	3.14	3.29	3.40	V
	Detectable threshold	LVD_CR[2:0] = 100 (3.1V)	2.90	3.04	3.16	
		LVD_CR[2:0] = 101 (2.9V)	2.70	2.82	2.92	
		LVD_CR[2:0] = 110 (2.7V)	2.52	2.63	2.72	
		LVD_CR[2:0] = 111 (2.5V)	2.36	2.46	2.54	
I <sub>comp</sub>	Detector's current		1	1.5	2	μA
	Detector's response					
T <sub>response</sub>	time when VDD fall		30	50	80	μs
	below or rise above					'
	the threshold					
	Detector's setup time					
T <sub>setup</sub>	when ENABLE.VDD		3	5	10	μs
	unchanged.					

注:资料基于考核结果,不在生产中测试

## 5.10 内存擦/写特性

符号	参数	条件	最小值	典型值	最大值	单位
EC <sub>flash</sub>	Sector Endurance		20k			cycles
RET <sub>flash</sub>	Data Retention		20			Years
T <sub>prog</sub>	Byte/Half Word/Word Program		30	45	60	μs
i prog	Time		00	10	00	μο
T <sub>Sector-erase</sub>	Sector Erase Time		3.5	3.7	4.5	ms
T <sub>Chip-erase</sub>	Chip Erase Time		20	30	40	ms

## 5.11 从低功耗模式唤醒时间

唤醒时间是芯片由外部中断唤醒,从深度睡眠模式唤醒的时间。时钟源是 HIRC。VDD=3.3V。

符号	参数	条件	最小值	典型值	最大值	单位
Twakeup	Deep sleep mode to active mode	HIRC Frequency: 4MHz 8MHz 16MHz 22.12MHz 24MHz		11.5 7.5 5.2 4.5 4.2		μs

注:资料基于考核结果,不在生产中测试。

## 5.12 电磁敏感特性

## 5.12.1 ESD

符号	参数	条件	最小值	典型值	最大值	単位
V <sub>ESD</sub> , H <sub>BM</sub>	ESD @ Human Body Mode		8			KV
VESD, CDM	ESD @ Charge Device Mode		1.5			KV
VESD, MM	ESD @ Machine Mode		400			٧
Latchup	Latch up current		100			mA

## 5.12.2 静态栓锁 (Static Latch-up)

为了评估栓锁性能,需要在3个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的 I/O 引脚上注入电流。


这个测试符合 EIA/JESD78A 集成电路栓锁标准。


符号	参数	条件	类型
LU	Static latch-up class	TA = +25 °C conforming to JESD78A	Class I Level A


6 封装特性 CX32L003 数据手册


## 6 封装特性

## 6.1 TSSOP20 封装












	TSSOP20							
Symbol	Min	Nominal	Max					
Α	-	-	1.20					
A1	0.05	-	0.15					
A2	0.80	1.00	1.05					
А3	0.39	0.44	0.49					
b	0.20	-	0.29					
b1	0.19	0.22	0.25					
С	0.13	-	0.18					
c1	0.12	0.13	0.14					
D	6.40	6.50	6.60					
E1	4.30	4.40	4.50					
Е	6.20	6.40	6.60					
е		0.65 BSC.						
L	0.45	0.60	0.75					
L1	1.00 BSC.							
θ	0	-	8°					


6 封装特性 CX32L003 数据手册

## 6.2 QFN20 封装










	QF	N20				
Symbol	Min	Nominal	Max			
Α	0.70	0.75	0.80			
b	0.15	0.20	0.25			
D		3.00 BSC.				
D2	1.55	1.65	1.75			
E		3.00 BSC.				
E2	1.55	1.65	1.75			
е		0.40 BSC.				
L	0.30	0.40	0.50			
n		20				
nD		5				
nE		5				
A1	0	0.02	0.05			
А3		0.203 REF.				
К	0.20	-	-			
aaa		0.10				
bbb		0.07				
ccc		0.10				
ddd		0.05				


6 封装特性 CX32L003 数据手册

## 6.3 丝印说明

#### 6.3.1 TSSOP20




## 6.3.2 QFN20(3x3)



7 型号命名 CX32L003 数据手册

## 7 型号命名

T = Tape & Reel



45

8 产品选型表 CX32L003 数据手册

## 8 产品选型表

型号	Flash (KB)	SRAM (KB)	封装	包装	封测工厂	最小包装 (MPQ)	最小起订 量( <b>MOQ</b> )
CX32L003F8Q6R	64	4	QFN20	Tray	TSHT	490	29400
CX32L003F8P6U	64	4	TSSOP20	Tube	TSHT	5760	34560
					ANST	7000	56000
CX32L003F6Q6R	32	4	QFN20	Tray	TSHT	490	29400
CX32L003F6P6U	32	4	TSSOP20	Tube	TSHT	5760	34560
					ANST	7000	56000
CX32L003F8Q6T	64	4	QFN20	Tape & Reel	TSHT	3000	24000
					ANST	5000	40000
CX32L003F8P6T	64	4	TSSOP20	Tape & Reel	TSHT	4500 <sup>注(1)</sup>	72000
					ANST	3000	24000
CX32L003F6Q6T	32	4	QFN20	Tape & Reel	TSHT	3000	24000
					ANST	5000	40000
CX32L003F6P6T	32	4	TSSOP20	Tape & Reel	TSHT	4500 <sup>注(1)</sup>	72000
					ANST	3000	24000
CX32L00308	64	4	KGD	注(2)	注(2)	注(2)	注(2)
CX32L00306	32	4	KGD	注(2)	注(2)	注(2)	注(2)

注:

1. 工厂要求尽量安排 9000 为最小发货单位

2. 请联系销售代表

9 修订记录 CX32L003 数据手册

## 9 修订记录

版本	修订日期	修订内容摘要
0.1	2019/5/10	初版
0.2	2019/6/6	更新电气特性
0.3	2019/6/13	增加订货信息
0.4	2019/7/3	更新型号命名规则
0.5	2019/7/24	更新电气特性
		更新订货信息
0.6	2019/9/5	更新电气特性
0.7	2019/9/12	文档勘误
0.8	2019/10/15	勘误
	20.07.07.0	图4-1 TSSOP20 引脚配置: X32K_IN 和X32K_OUT 勘误
		更新
		增加 5.4 典型应用框图
		8产品选型表:更新封测工厂、MPQ和MOQ信息
1.0	2019/11/19	更新
		更新电气特性
		增加 6.3 丝印说明
		正式发布 1.0
1.05	2021/9/16	更新IO特性(PD3)
		新增IO驱动电流在VDD=5V
		新增ADC RAIN表
1.06	2022/3/22	更新 <u>输入特性—端口 PA,PB,PC,PD</u>