



Kauno technologijos universitetas
Informatikos Fakultetas

4 Laboratorinio Darbo Ataskaita

P175B100 Skaitmeninės Logikos Pradmenys

Atliko:

IFF-1/9 grupės studentas
Nedas Liaudanskis

Priėmė:

Lekt. Jurgita Arnastauskaitė

Kaunas, 2022

| | |
|--|-----------|
| Turinys..... | 2 |
| 1. Įvadas | 3 |
| 1.1 Tikslas | 3 |
| 1.2 Užduotis | 3 |
| 2. Formulės ir skaičiavimai | 4 |
| 3. M1 skaitiklio realizacija | 4 |
| 3.1 M1 skaitiklio vhd1 kodas | 5 |
| 3.2 Testavimo direktyvos | 5 |
| 3.3 M1 skaitiklio simuliacija..... | 5 |
| 3.4 M1 skaitiklio schemas..... | 6 |
| 4. JM1 skaitiklio realizacija | 6 |
| 4.1 M1, M2 skaitiklių vhd1 kodai..... | 6 |
| 4.2 JM1 skaitiklio vhd1 kodas | 8 |
| 4.3 JM1 skaitiklio testavimo direktyvos | 9 |
| 4.4 JM1 skaitiklio simuliacija | 9 |
| 4.5 JM1 skaitiklio schemas | 10 |
| 5. JM2 skaitiklio realizacija | 10 |
| 5.1 M3 skaitiklio vhd1 kodas | 10 |
| 5.2 JM2 skaitiklio vhd1 kodas | 11 |
| 5.3 JM2 skaitiklio testavimo direktyvos | 11 |
| 5.4 JM2 skaitiklio simuliacijos | 11 |
| 5.5 JM2 skaitiklio schemas | 11 |
| 6. M1 skaitiklio vhd1 kodo pritaikymas PLIS matricai: | 11 |
| 6.1 M1 vhd1 kodas | 11 |
| 6.2 Fizinių kontaktų lentelė..... | 11 |
| 6.3 M1 skaitiklio realizacija..... | 11 |
| 7. Išvados..... | 11 |

1. Įvadas

1.1 Tikslas

Perprasti įvairiausių daliklių ir skaitiklių veikimo principus, VHDL kalbos kode, projektuojant ir taikant įvairius metodus ir kodo eilutes. Įrodyti jų veikimą simuliacijoje ir programuojamos logikos scheme.

1.2 Užduotis

Užduoties numeris: 130

Užduoties registrų sąlygos:

| | | | | | |
|-----|----|----|-----|-----|------|
| 130 | 20 | 41 | 150 | 389 | 1656 |
|-----|----|----|-----|-----|------|

Teorija:

- Skaitiklis, tai operacinis komponentas, kuris prideda arba atima skaitiklį iš turimo skaičiaus. Skaitikliai, kuriuos mes kursime yra sudaryti iš trigerių. Šie skaitikliai turi skaitiklio modulį, kuris yra lygus trigerių skaičiui. Modulis rodo iki kiek gali skaičiuoti mūsų skaitiklis.
- Pasiekus skaitiklio modulį įvyksta pernaša, kuri parodo, jog skaitiklis pasiekė skaičiavimo ribą. Šį signalą galime naudoti kitų signalų įvestyse. Visi skaitikliai taip pat turi savo skirstymus: asinchroninius ir sinchroninius.
- Asinchroninių skaitiklių veikimo principas: Visus ateinančius signalus siunčia praeitas trigeris, dėl šios priežasties visi skaitiklio trigeriai persijungia nuosekliai. Šių trigerių struktūra sudaryta iš D trigerių.
- Sinchroninių skaitiklių veikimo principas: Visi trigeriai persijungia vienu metu, dėl to jog yra naudojamas tik vienas signalas, visiems esamiems trigeriams.

2. Formulės ir skaičiavimai

Pirmiausia visus turimus skaičius pasiverčiau į dvejetainius, taip sužinojau kiek trigerių reiks norint saugoti informaciją kiekvienoje schemoje.

| M1 | M2 | M3 |
|-------|--------|----------|
| 20 | 41 | 150 |
| 10100 | 101001 | 10010110 |

Tada pasinaudodamas formules apsiskaičiavau reikiamus dydžius, kurie bus naudojami schemose, kai reikės žinoti būsenas, kurios metu JM skaitiklyje įvyks pernašos:

$$S2 = (JM - 1) \text{div} M1 = \frac{388}{20} = 19 \text{ (antrojo skaitiklio būseną)}$$

$$S1 = (JM - 1) \text{mod} M1 = 388 \text{mod} 20 = 8 \text{ (pirmojo skaitiklio būseną)}$$

Apskaičiavęs JM skaitiklio būsenas, naudodamas kitas formules apsiskaičiavau JM2 skaitiklio būsenas, kurių metu įvyksta pernašos.

$$S3 = (JM2 - 1) \text{div} (M1 * M2) = 1655 \text{div} (20 * 41) = 2$$

$$O1 = (JM2 - 1) \text{mod} (M1 * M2) = 1655 \text{mod} (20 * 41) = 15$$

$$S2 = O1 \text{div} M1 = 15 \text{div} 20 = 0$$

$$S1 = O1 \text{mod} M1 = 15 \text{mod} 20 = 15$$

S1, S2, S3 – skaitiklių būsenos atitinkamu metu.

3. M1 skaitiklio realizacija

3.1 M1 skaitiklio vhd1 kodas

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity CNT20 is port (
6     CLK      : in std_logic; --Sinchro signalas
7     RST      : in std_logic; -- Reset signalas
8     CNT_CMD   : in std_logic; -- Komanda
9     CNT_C     : out std_logic; --Pernaša
10    CNT_O     : out std_logic_vector(4 downto 0) --trigerių skaičius
11);
12 end CNT20;
13
14 architecture rtl of CNT20 is
15     signal CNT_A: unsigned (4 downto 0);
16 begin
17     process(CLK, RST, CNT_CMD)
18     begin
19         if RST = '1' then -- kai RST, reset signalas 1, visi trigeriai nustatomi į 0
20             CNT_A <= "00000";
21             CNT_C <= '1';
22         elsif CLK'event and CLK = '1' and CNT_CMD = '1' then --jeigu reset nėra 1 tada yra patikrinama ar dabartinė padėtis yra mažesnė už pernašą
23             if CNT_A < 19 then
24                 CNT_A <= CNT_A + 1; --Prideda vienetą prie skaitiklio
25                 if CNT_A = 18 then
26                     CNT_C <= '0';
27                 else
28                     CNT_C <= '1';
29                 end if;
30             else
31                 CNT_C <= '1'; -- jeigu dabartinė padėtis yra pernaša, kitas veiksmas nustato visus trigerius į
32                 CNT_A <= "00000";
33             end if;
34         end if;
35     end process;
36     CNT_O <= std_logic_vector(CNT_A);
37 end;
```

3.2 Testavimo direktyvos

force -freeze sim:/cnt20/CLK 1 0, 0 {50 ps} -r 100

force -freeze sim:/cnt20/RST 1 0

force -freeze sim:/cnt20/CNT_CMD 1 0


run

run

force -freeze sim:/cnt20/RST 0 0

run

3.3 M1 skaitiklio simuliacija




Aptarimas:

- Pirmiausia, nustatome clock(CLK) ir CNT_CMD į vienetą .
- Tada resetą nustačius į 1, visi skaitiklio trigeriai nusistato į pradinę poziciją „00000“.

- Resetą pakeitus į 0, skaitiklis galės pradėti savo skaičiavimus.
- Kai skaitiklis pasieks 20 poziciją, savo skaitiklio modulį, įvyks pernaša ir skaitiklio skaičiavimas prasidės iš pradžių(trigeriai : „00000“);

3.4 M1 skaitiklio schemas



4. JM1 skaitiklio realizacija

4.1 M1, M2 skaitiklių vhd1 kodai

M1:

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity CNT20 is port (
6      CLK      : in std_logic; --Sinchro signalas
7      RST      : in std_logic; -- Reset signalas
8      CNT_CMD   : in std_logic; -- Komanda
9      CNT_C     : out std_logic; --Pernasa
10     CNT_O     : out std_logic_vector(4 downto 0) --trigierių skaičius
11 );
12 end CNT20;
13
14
15 architecture rtl of CNT20 is
16     signal CNT_A: unsigned (4 downto 0);
17 begin
18     process(CLK, RST, CNT_CMD)
19     begin
20         if RST = '1' then -- kai RST, reset signalas 1, visi trigieriai nustatomi į 0
21             CNT_A <= "00000";
22             CNT_C <= '1';
23         elsif CLK'event and CLK = '1' and CNT_CMD = '1' then --jeigu reset nėra 1 tada yra patikrinama ar dabartinė padėtis yra mažesnė už pernašą
24             if CNT_A < 19 then
25                 CNT_A <= CNT_A + 1; --Prideda vienetą prie skaitiklio
26                 if CNT_A = 18 then
27                     CNT_C <= '0';
28                 else
29                     CNT_C <= '1';
30                 end if;
31             else
32                 CNT_C <= '1'; -- jeigu dabartinė padėtis yra pernaša, kitas veiksmas nustato visus trigierius į
33                 CNT_A <= "00000";
34             end if;
35         end if;
36     end process;
37     CNT_O <= std_logic_vector(CNT_A);
38 end rtl;

```

M2:

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity CNT41 is port (
6      CLK      : in std_logic; --Sinchro signalas
7      RST      : in std_logic; -- Reset signalas
8      CNT_CMD   : in std_logic; -- Komanda
9      CNT_C     : out std_logic; --Pernasa
10     CNT_O     : out std_logic_vector(5 downto 0)
11 );
12 end CNT41;
13
14
15 architecture rtl of CNT41 is
16     signal CNT_A: unsigned (5 downto 0);
17 begin
18     process(CLK, RST, CNT_CMD)
19     begin
20         if RST = '1' then -- kai RST, reset signalas 1, visi trigieriai nustatomi į 0
21             CNT_A <= "000000";
22             CNT_C <= '0';
23         elsif CLK'event and CLK = '1' and CNT_CMD = '1' then --jeigu reset nėra 1 tada yra patikrinama ar dabartinė padėtis yra mažesnė už pernašą
24             CNT_A <= CNT_A + 1; --Prideda vienetą prie skaitiklio
25             if CNT_A = 41 then
26                 CNT_C <= '1';
27             elsif CNT_A = 40 then -- jeigu dabartinė padėtis yra pernaša, kitas veiksmas nustato visus trigierius į
28                 CNT_C <= '1';
29                 CNT_A <= "000000";
30             end if;
31         end if;
32     end process;
33     CNT_O <= std_logic_vector(CNT_A);
34 end rtl;

```

4.2 JM1 skaitiklio vhdl kodas

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity TOP_CNT is port (
6
7      CLK_I    : in std_logic; --Sinchro signalas
8      RST_I    : in std_logic; -- Reset signalas
9      ENBL_I   : in std_logic; -- Aktyvavimo signalas
10     CNT_CO   : out std_logic --Pernasa
11 );
12 end TOP_CNT;
13
14 architecture struct of TOP_CNT is
15
16     signal C,RST_internal,C1,C2 : std_logic;
17     signal CNT_1_O : std_logic_vector(4 downto 0);--trigierių skaičius
18     signal CNT_2_O : std_logic_vector(5 downto 0);--trigierių skaičius
19
20     component CNT20
21     port (
22         CLK : in std_logic; --Sinchro signalas
23         RST : in std_logic; -- Reset signalas
24         CNT_CMD : in std_logic; -- Komanda
25         CNT_C : out std_logic; --Pernasa
26         CNT_O : out std_logic_vector(4 downto 0));
27     end component;
28
29     component CNT41
30     port (
31         CLK : in std_logic; --Sinchro signalas
32         RST : in std_logic; -- Reset signalas
33         CNT_CMD : in std_logic; -- Komanda
34         CNT_C : out std_logic; --Kai pasiekia 0
35         CNT_O : out std_logic_vector(5 downto 0) );
36     end component;
37
38
39     begin
40     CNT_1: CNT20 port map (CLK=>CLK_I,
41         RST=>RST_internal, CNT_CMD=>ENBL_I, --Nustatome dydžius
42         CNT_C=>C1, CNT_O=>CNT_1_O);
43     CNT_2: CNT41 port map (CLK=> C1,
44         RST=>RST_internal, CNT_CMD=>ENBL_I, --Nustatome dydžius
45         CNT_C=>C2, CNT_O=>CNT_2_O);
46     process(CLK_I,RST_I)
47     begin
48         if (RST_I = '1') then -- kai RST_I, reset signalas 1, visi trigieriai nustatomi į 0
49             RST_internal <= '1';
50         elsif CLK_I'event and CLK_I = '1' then
51             if ((CNT_2_O(0) = '1')
52                 and (CNT_2_O(1) = '1')
53                 and (CNT_2_O(4) = '1')
54                 and (CNT_1_O(3) = '1')) then -- patikrinama ar nėra pernašos
55                 RST_internal <= '1';
56                 CNT_CO <= '1';
57             else
58                 RST_internal <= '0'; -- nustatomi nuliai kai RST_internal yra vienetas
59                 CNT_CO <= '0';
60             end if;
61         end if;
62     end process;
63 end struct;

```


4.3 JM1 skaitiklio testavimo direktyvos

```
force -freeze sim:/top_cnt/CLK_I 1 0, 0 {50 ps} -r 100
```

```
force -freeze sim:/top_cnt/C 1 0, 0 {50 ps} -r 100
```

```
force -freeze sim:/top_cnt/RST_I 1 0
```

```
force -freeze sim:/top_cnt/ENBL_I 1 0
```


```
force -freeze sim:/top_cnt/CNT_CO 1 0
```

```
run
```

```
force -freeze sim:/top_cnt/RST_I 0 0
```

```
run
```

4.4 JM1 skaitiklio simuliacija




- Pirmiausia, nustatome clock(CLK_I) ir clock(C). Tada CNT_CO į vienetą ir ENBL_I į vienetą .
- Tada resetą nustačius į 1, visi skaitiklio trigeriai nusistato į pradinės pozicijas (M1 „00000“, M2“00000“).
- Resetą pakeitus į 0, skaitiklis galės pradėti savo skaičiavimus.
- M1 skaitiklis skaičiuoja iki 20, tada įvyksta pernaša. M1 skaitiklis patampa į 0 („00000“), o M2 pridamas vienu skaitmeniu. Visa tai vyksta, kol nėra pasiekta šio skaitiklio pernaša, po kurios abu ir M1 ir M2, grįžta į pradinę būseną.

$$S2 = (JM - 1) \div M1 = \frac{388}{20} = 19 \text{ (antrojo skaitiklio būseną)}$$

$$S1 = (JM - 1) \bmod M1 = 388 \bmod 20 = 8 \text{ (pirmojo skaitiklio būseną)}$$

- Taip skaičiuojat gaunasi, jog $20 \cdot 19 + 8 = 388$ (JM skaičius).

4.5 JM1 skaitiklio schemos



5. JM2 skaitiklio realizacija

5.1 M3 skaitiklio vhd1 kodas

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity CNT150 is port (
6
7      CLK      : in std_logic; --Sinchro signalas
8      RST      : in std_logic; -- Reset signalas
9      CNT_CMD  : in std_logic; -- Komanda
10     CNT_C    : out std_logic; --Pernasa
11     CNT_O    : out std_logic_vector(7 downto 0)--trigerių skaičius
12 );
13 end CNT150;
14
15
16 architecture rtl of CNT150 is
17     signal CNT_A: unsigned (7 downto 0);
18 begin
19     process(CLK, RST, CNT_CMD)
20     begin
21         if RST = '1' then-- kai RST, reset signalas 1, visi trigeriai nustatomi į 0
22             CNT_A <= "00000000";
23             CNT_C <= '0';
24         elsif CLK'event and CLK = '1' and CNT_CMD = '1' then --jeigu reset nėra 1 tada yra patikrinama ar dabartinė padėtis yra mažesnė už pernašą
25             CNT_A <= CNT_A + 1;--Prideda vieneta prie skaitiklio
26             if CNT_A = 150 then
27                 CNT_C <= '1';
28             elsif CNT_A = 149 then -- jeigu dabartinė padėtis yra pernaša, kitas veiksmas nustato visus trigerius į
29                 CNT_C <= '1';
30                 CNT_A <= "00000000";
31             end if;
32         end if;
33     end process;
34     CNT_O <= std_logic_vector(CNT_A);
35 end rtl;

```

6. M1 skaitiklio vhd kodo pritaikymas PLIS matricai:

6.1 M1 vhd kodas



```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity CNT20 is port (
6     CLK      : in std_logic; --Sinchro signalas
7     RST      : in std_logic; -- Reset signalas
8     CNT_CMD   : in std_logic; -- Komanda
9     CNT_C     : out std_logic; --Pernasa
10    CNT_O     : out std_logic_vector(4 downto 0) --trigerių skaičius
11);
12 end CNT20;
13
14 architecture rtl of CNT20 is
15     signal CNT_A: unsigned(4 downto 0);
16 begin
17     process(CLK, RST, CNT_CMD)
18     begin
19         if RST = '0' then -- kai RST, reset signalas 0, visi trigeriai nustatomi į 0
20             CNT_A <= "00000";
21             CNT_C <= '1';
22         elsif CLK'event and CLK = '1' and CNT_CMD = '1' then --jeigu reset nėra 1 tada yra patikrinama ar dabartinė padėtis yra mažesnė už pernašą
23             if CNT_A < 19 then
24                 CNT_A <= CNT_A + 1; --Prideda vienetą prie skaitiklio
25                 if CNT_A = 18 then
26                     CNT_C <= '0';
27                 else
28                     CNT_C <= '1';
29                 end if;
30             else
31                 CNT_C <= '1'; -- jeigu dabartinė padėtis yra pernaša, kitas veiksmas nustato visus trigerius į
32                 CNT_A <= "00000";
33             end if;
34         end if;
35     end process;
36     CNT_O <= not(std_logic_vector(CNT_A));
37 end rtl;
```

6.2 Fizinių kontaktų lentelė



| | Name | Group By | Pin | BANK | VREF | IO_TYPE | PULLMODE | DRIVE | SLEWRATE | PCICLAMP | OPENDRAIN | Outload (pF) | MaxSkew | Clock Load Only | SwitchingID | Ground plane PCB noise (mV) |
|---------|-------------|----------|--------|------|------|-------------|----------|--------|------------|----------|-----------|--------------|---------|-----------------|-------------|-----------------------------|
| 1 | ▼ All Ports | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | 0.00 |
| 1.1 | ▼ Input | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A |
| 1.1.1 | ▶ CNT_CMD | N/A | 56(56) | 5(5) | N/A | LVC MOS2... | UP(UP) | NA(NA) | FAST(FAST) | OFF(OFF) | OFF(OFF) | N/A | N/A | N/A | N/A | N/A |
| 1.1.2 | ▼ Clock | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A |
| 1.1.2.1 | ▶ CLK | N/A | 52(52) | 5(5) | N/A | LVC MOS2... | UP(UP) | NA(NA) | FAST(FAST) | OFF(OFF) | OFF(OFF) | N/A | N/A | N/A | N/A | N/A |
| 1.1.3 | ▶ RST | N/A | 58(58) | 5(5) | N/A | LVC MOS2... | UP(UP) | NA(NA) | FAST(FAST) | OFF(OFF) | OFF(OFF) | N/A | N/A | N/A | N/A | N/A |
| 1.2 | ▼ Output | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A | N/A |
| 1.2.1 | ▶ CNT_C | N/A | 46(46) | 5(5) | N/A | LVC MOS2... | UP(UP) | 12(12) | FAST(FAST) | OFF(OFF) | OFF(OFF) | 0.000 | N/A | N/A | N/A | 0.00 |
| 1.2.2 | ▶ CNT_O[0] | N/A | 37(37) | 5(5) | N/A | LVC MOS2... | UP(UP) | 12(12) | FAST(FAST) | OFF(OFF) | OFF(OFF) | 0.000 | N/A | N/A | N/A | 0.00 |
| 1.2.3 | ▶ CNT_O[1] | N/A | 38(38) | 5(5) | N/A | LVC MOS2... | UP(UP) | 12(12) | FAST(FAST) | OFF(OFF) | OFF(OFF) | 0.000 | N/A | N/A | N/A | 0.00 |
| 1.2.4 | ▶ CNT_O[2] | N/A | 39(39) | 5(5) | N/A | LVC MOS2... | UP(UP) | 12(12) | FAST(FAST) | OFF(OFF) | OFF(OFF) | 0.000 | N/A | N/A | N/A | 0.00 |
| 1.2.5 | ▶ CNT_O[3] | N/A | 40(40) | 5(5) | N/A | LVC MOS2... | UP(UP) | 12(12) | FAST(FAST) | OFF(OFF) | OFF(OFF) | 0.000 | N/A | N/A | N/A | 0.00 |
| 1.2.6 | ▶ CNT_O[4] | N/A | 43(43) | 5(5) | N/A | LVC MOS2... | UP(UP) | 12(12) | FAST(FAST) | OFF(OFF) | OFF(OFF) | 0.000 | N/A | N/A | N/A | 0.00 |

6.3 M1 skaitiklio realizacija

0 -> 1



1 -> 2




2 -> 3




3 -> 4

4 -> 5



Pernaša

19



7. Išvados

- Išmokau skaitiklių veikimo principus.
- Išmokau užrašyti kodą VHDL kalboje.
- Išmokau naudojant VHDL kodą suprojektuoti schemas naudojant „Synplify pro“
- Išmokau sujungti kelis skaitiklius į vieną.
- Išmokau atvaizduoti skaitiklį simuliacijose.

