

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00

Este enunciado corresponde también a las siguientes asignaturas:

• 81.518 - Fundamentos de computadores

Ficha técnica del examen

- Comprueba que el código y el nombre de la asignatura corresponden a la asignatura matriculada.
- Tiempo total: 2 horas Valor de cada pregunta: P1: 20%, P2: 35%, P3: 35% y P4: 10%.
- En el caso de que los estudiantes no puedan consultar algún material durante el examen, ¿cuáles son?:
- Se puede utilitzar calculadora? NO De que tipo? NINGUNO
- En el caso de que haya preguntas tipo test: ¿descuentan las respuestas erróneas? NO ¿Cuánto?
- Indicaciones específicas para la realización de este examen
 - Razonad las respuestas en cada ejercicio.
 - Las respuestas sin justificar no recibirán puntuación.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00

Enunciados

PROBLEMA 1 [20%]

a) [10%] Dados los valores A = 011010 y B = 001101, que representan números enteros binarios codificados con complemento a 2 y 6 bits, realizar la operación A - B. ¿Se produce desbordamiento?

Una resta en Complemento a 2 se realiza como una suma del minuendo con el opuesto del sustraendo, es decir, A - B = A + (-B).

Para encontrar el opuesto del sustraendo realizamos la operación de cambio de signo (complementar bit a bit el número y posteriormente sumarle 1). Así, tenemos que el opuesto de $\,^{\circ}$ B es: 110010+1 = 110011 $_{\circ}$ Ca2.

La suma de A-B nos da 1 001101. El primer bit es el acarreo de la última etapa y se tiene que eliminar. Por lo tanto, el resultado de A-B es 001101 $_{(Ca2)}$.

Hemos hecho una suma de un número positivo y uno negativo y nunca se puede producir acarreo. Por lo tanto, no se produce desbordamiento en la operación *A* - *B*.

b) [10%] Dado el formato de coma flotante siguiente:

S Exponente		Mantisa				
11	10		7	6		0

Donde

- El bit de signo, S, vale 0 para cantidades positivas y 1 para negativas.
- El exponente se representa en exceso a 8.
- Hay bit implícito.
- La mantisa está normalizada en la forma 1,X.

¿A qué número decimal corresponde la secuencia de bits 111111000000 codificado en este formato de coma flotante?

Para encontrar cuál es el número en decimal que estamos representando en coma flotante, en primer lugar, tenemos que ver qué bits corresponden a cada campo (signo, exponente y mantisa) agrupándolos de manera conveniente:

S	Exponente	Mantisa
1	1111	1000000

Signo: El bit de signo es 1, y por lo tanto el número es negativo.

Exponente: $1111_{(2)} = 15_{(10)}$ Cómo que el exponente está representado en exceso a 8, su valor es 15 – 8 = $7_{(10)}$.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00

Mantisa: Cómo que hay bit implícito, es: 1,1000000.

Si aplicamos el TFN, obtendremos el valor:

$$1,1000000 \cdot 2^{7} = (2^{0} + 2^{-1}) \cdot 2^{7}$$
$$= 2^{7} + 2^{6}$$
$$= 128 + 64$$
$$= 192_{(10)}$$

El equivalente decimal es -192(10.

PROBLEMA 2 [35%]

a) [25%] Un sistema combinacional SLC responde al siguiente esquema:



dónde *X* e *Y* son números naturales. La entrada *X* tiene 2 bits. La salida *Y* calcula la siguiente función matemática:

$$Y = f(X) = X^2 - X + 10$$

Se pide que respondáis los siguientes apartados:

i. **[5%]** ¿Cuántos bits debe tener como mínimo la salida Y por qué no se pueda producir nunca desbordamiento?

Como $X \in [0,3] \rightarrow X^2 \in [0,9] \rightarrow X^2 - X \in [0,6] \rightarrow X^2 - X + 10 \in [10,16]$. Para representar 16 como número natural necesitamos 5 bits, lo cual implica que $\frac{Y}{Y}$ tiene que tener como mínimo 5 bits para que no se produzca nunca desbordamiento.

ii. [10%] Implementad la salida Y con una memoria ROM y las puertas lógicas que consideréis necesarias. Indicad en hexadecimal el contenido de todas las posiciones de la memoria ROM.

Calculamos el valor de la función para cada uno de los posibles valores de Y, así:

X	Y
00	01010
01	01010
10	01100
11	10000

En consecuencia, si usamos los dos bits de *X* para direccionar una memoria ROM de 4 celdas de 5 bits, podemos implementar la salida *Y*.




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00



iii. **[10%]** Implementad la salida Y usando un multiplexor y las puertas lógicas que consideréis necesarias.

Usamos los valores calculados para la función Y en el apartado anterior y los ponemos como entradas de un multiplexor que tiene como señales de control los bits de la variable X.

El circuito resultante es el siguiente:



b) [10%] Minimizad la siguiente función mediante Karnaugh y expresad algebraicamente la función resultante:

а	b	С	d	h
0	0	0		X X 1 1 0 X 1 X 0 X 0 X 0 X 0 X
0	0	0	1	Χ
0	0	1	0	1
0	0 0 1 1	0 1 1 0 0 1 1	1	1
0	1	0	0	0
0	1	0	1	Χ
0	1	1	0	1
0	1	1	1	Χ
1	0	0	0	Χ
1	0	0	1	0
1	0	1	0	Χ
1	0 0 0 0	1	1	0
1	1	0	0	1
0 0 0 0 0 0 0 0 1 1 1 1 1 1	1 1	0 0 1 1 0 0	0 1 0 1 0 1 0 1 0 1 0 1 0 1	Χ
1	1	1	0	1
1	1	1	1	Χ

El mapa de Karnaugh de la función h es el siguiente:




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00

ab	00	01	11	10
00	х	0	1	x
01	Х	x	Х	0
11	1	х	х	0
10	1	1	1	х

Y obtenemos esta expresión mínima:

PROBLEMA 3 [35%]

a) [15%] Dado el grafo de estados siguiente:



i) [5%] ¿Cuántos bits de entrada tiene el circuito que implementa este grafo? ¿Cuántos bits de salida? ¿Cuál será el número mínimo de biestables para implementarlo? Si lo implementamos usando una memoria ROM, ¿cuál será el tamaño (bus de direcciones, ancho de las palabras) de esta memoria?

El circuito tiene dos bits de entrada, denominados $e_1 e_0$. Los bits de salida son tres, denominados $s_2 s_1 s_0$. Como el circuito tiene 4 estados necesitamos 2 bits para representarlos y, por lo tanto, necesitamos 2 biestables para poder almacenar estos 2 bits.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00

La memoria ROM que puede implementar este circuito tendrá 4 bits de direccionamiento, 2 bits para el estado más 2 bits para la entrada. El ancho de las palabras de la ROM deberá ser de 5 bits, 3 bits para guardar la salida y 2 bits para codificar el estado futuro.

ii) [10%] Asumiendo que la codificación de cada estado corresponde al número de estado, tal y como es habitual en este tipo de ejercicios, indicad en la tabla adjunta el contenido en binario de la memoria ROM para las direcciones de memoria especificadas:

Dirección	Contenido
0x02	
0x03	
0x04	
0x05	
0x06	
0x07	

El direccionamiento de la memoria ROM viene definido por las señales q1 q0 e1 y e0 especificadas en orden de mayor a menor peso. Los dos primeros bits representan el estado y los otros dos son las entradas.

Cada posición de la memoria almacena los bits q1+ q0+ s2 s1 y s0, especificados en orden de mayor a menor peso. Los dos primeros bits especifican el estado futuro y los otros tres son las salidas.


El contenido de las direcciones 0x02 hasta 0x07 de la memoria ROM será:

Dirección	Contenido
0x02	XX XXX
0x03	11 101
0x04	00 011
0x05	10 011
0x06	11 011
0x07	10 011




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00

b) [20%] Dado el circuito secuencial siguiente:



Completad el cronograma siguiente, incluyendo el valor de la salida de la puerta AND (señal X en el circuito):



Analizando el circuito vemos que el registro *RB* se carga en cada ciclo de reloj con el contenido del registro *RA*.

El registro RA se carga en cada ciclo con la entrada E.




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	20/06/2020	12:00

Las entradas de la puerta AND son los bits de menos peso de los registros *RA* y *RB*. Si estos dos bits son 1, la salida de la puerta AND toma el valor 1, en los otros casos la salida vale 0.

El multiplexor, vía el valor de la entrada de control c, selecciona la entrada de datos e_0 , conectado a la salida del registro RA, cuando X=0, y selecciona la entrada de datos e_1 , conectado a la salida del registro RB, cuando X=1.

El registro RC se carga en cada ciclo con la salida del multiplexor.

El cronograma resultante es:



PROBLEMA 4 [10%]

- a) [5%] ¿Qué es la unidad central de procesamiento o CPU?
 La máquina algorítmica que interpreta las instrucciones de una ISA determinada.
- b) [5%] ¿Qué formas básicas de acceder a los operandos en memoria hay?
 Inmediata, directa, indexada e indirecta.