

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00

Este enunciado también corresponde a las siguientes asignaturas:

• 81.518 - Fundamentos de computadores

Ficha técnica del examen

- No es necesario que escribas tu nombre. Una vez resuelta la prueba final, solo se aceptan documentos en formato .doc, .docx (Word) y .pdf.
- Comprueba que el código y el nombre de la asignatura corresponden a la asignatura de la que te has matriculado.
- Tiempo total: **2 horas** Valor de cada pregunta:
- ¿Puede consultarse algún material durante el examen? NO ¿Qué materiales están permitidos?
- ¿Puede utilizarse calculadora? NO ¿De qué tipo? NINGUNO
- Si hay preguntas tipo test, ¿descuentan las respuestas erróneas? NO ¿Cuánto?
- Indicaciones específicas para la realización de este examen:



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00

Enunciados

PROBLEMA 1 [20%]

a) [5%] Dada la secuencia de bits 10100110, que representa un número entero codificado en formato de signo y magnitud y 8 bits, indicad el valor de este número en decimal.

Para calcular la representación decimal de un número entero codificado en signo y magnitud aplicamos el TFN (multiplicar cada dígito por el peso de su posición y hacer la suma) a la mantisa (7 bits de menos peso). Así pues, obtenemos el siguiente resultado:

$$0100110_{(2} = 0.2^{6} + 1.2^{5} + 0.2^{4} + 0.2^{3} + 1.2^{2} + 1.2^{1} + 0.2 = 32 + 4 + 2 = 38$$

Finalmente, consideramos el signo del número, que está indicado en el bit de más peso. Como es 1, el signo es negativo.

Por lo tanto, $\frac{10100110_{(SM2)} = -38_{(10)}}{10100110_{(SM2)}}$

b) [5%] Dada la secuencia de bits 10100110, que representa un número real en el formato de coma flotante descrito a continuación, indicad el valor de este número en decimal.

S	Ехро	onente	Mantisa				
7	6	5	4		0		

donde:

El bit de signo, S, vale 0 para los números positivos y 1 para los negativos.

El exponente se representa en exceso a 2.

La mantisa está normalizada en la forma 1,X con bit implícito.

Según el formato dado, si separamos signo, exponente y mantisa tenemos:

S = 1: Valor negativo.

Exponente en exceso a 2: el exponente vale $01_{(2)} = 1_{(10)}$. Dado que está en exceso a 2 su valor es 1-2 = -1

La mantisa está normalizada en la forma 1,X con bit implícito: 1,00110

Por lo tanto, el número codificado es:

$$-1,00110_{(2}\cdot 2^{-1} = -0,100110_{(2} = -(2^{-1} + 2^{-4} + 2^{-5}) = -(0,5 + 0,0625 + 0,03125) = -0,59375_{(10)}$$

Por lo tanto, el valor en decimal es -0,59375(10



Asignatura	Código	Fecha	Hora inicio	
Fundamentos de computadores	75.562	9/1/2022	19:00	

c) [10%] Dados los números A = 11101101 y B = 00101110, que son enteros codificados en signo y magnitud y 8 bits, realizad la suma A + B con el mismo número de bits. ¿Se produce desbordamiento? Si no se produce, indicad el resultado de la suma en decimal.

Para sumar 2 números codificados en signo y magnitud de signos diferentes hace falta analizar las magnitudes, restar la menor de la mayor y añadir el signo de la mayor al resultado.

En este caso las magnitudes de A y B son 109 y 46 respectivamente. Por lo tanto, restamos A - B:

1 1 0 1 1 0 1
$$\leftarrow A \leftarrow$$
1 1 1 1 1 1 0 1 $\leftarrow A \leftarrow$
2 acarreo
- 0 1 0 1 1 1 1 0 $\leftarrow B$


Al resultado se le da el signo del primer operando (número con magnitud mayor). Por lo tanto, el resultado es $A + B = 1011111_{(SM2)}$

No se produce desbordamiento porque estamos sumando un número negativo y uno positivo.

El resultado en base 10 es: -109 + 46 = $-63_{(1)}$

PROBLEMA 2 [35%]

a) [25%] El circuito Calc tiene las siguientes entradas y salidas:



donde *A y B* son números enteros de 8 bits codificados en signo y magnitud. La salida *X* también es un entero en signo y magnitud, y su valor viene determinado por la siguiente tabla:

С	X
0	A + B
1	A - B

Implementad el circuito Calc usando los bloques combinacionales (excepto memoria ROM) y las puertas lógicas que consideréis necesarias. Especificad claramente cuál es el ancho de todos los buses que tenga el circuito, que tiene que ser suficiente para garantizar que nunca se producirá desbordamiento.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00

Aplicaremos la igualdad A - B = A + (-B). Trabajando con números representados en SM2, cambiar el signo equivale a invertir el bit de signo. Por lo tanto, cuando c = 1 invertiremos b_7 , mientras que si c = 0 no lo modificaremos. Así, haciendo la operación c XOR b_7 obtendremos el bit de signo que tenemos que usar para el operando B para cualquier valor de c. Denominaremos b_7^* a este nuevo bit de signo ($b_7^* = c$ XOR b_7). Así, el cálculo que tendrá que hacer el circuito Calc se reduce a la suma $C = A + B_7^*$, donde $C = B_7^*$ 0 es un número representado en signo y magnitud formado por los bits $C = B_7^*$ 1 como bit de signo y $C = B_7^*$ 2 como magnitud.

Pasamos a deducir el número de bits que debe tener *X*. La magnitud de las entradas se representa con 7 bits, y por lo tanto el resultado de la suma necesita 8 bits para que no se produzca desbordamiento: tiene que incorporar el acarreo que se produzca en la última etapa de la suma. Por lo tanto, *X* debe tener 9 bits, 1 para el signo y 8 para la magnitud.


Repasamos el procedimiento para sumar en SM2 (recordemos que tenemos que sumar $A + B^*$):

- En caso de que los dos operandos tengan el mismo signo, es decir si a₇ XOR b^{*}₇ = 0, se suman las magnitudes y se da al resultado el mismo signo que el de los operandos.
- En caso de que sean de signo diferente, es decir si a₇ XOR b*₇ = 1, se resta la magnitud más pequeña de la magnitud más grande y se da al resultado el signo del operando con magnitud más grande, que denominaremos sg. Esta resta también la calcularemos mediante una suma, cambiando el signo del sustraendo.

Por lo tanto, por un lado tendremos que comparar las magnitudes de A y B (M_A y M_B) e identificar cuál es la más grande (le llamaremos Mg) y cuál la más pequeña (le llamaremos Mp). En caso de que sean iguales, Mg y Mp tendrán ese mismo valor.

Por otro lado, vemos que en todos los casos tendremos que realizar una suma: Mg + Mp si los signos son iguales, y Mg + (-Mp) si son diferentes.

Implementando estas argumentaciones con puertas lógicas y bloques combinacionales obtenemos el circuito siguiente.





Asignatura	Código	Fecha	Hora inicio	
Fundamentos de computadores	75.562	9/1/2022	19:00	

b) [10%] Minimizad la siguiente función por Karnaugh y realizad la síntesis del circuito a dos niveles:

а	b	С	d	h
0	0	0	0	1
0	0	0	1	0
0		1	0	1
0	0	1	0 1 0	0
0 0 0 0 0	1	0	0	1 0 1 x 0
0	1	0		Х
0	1	1	1 0	0
0	1	1	1	0
1 1	0	0	0 1 0 1	Х
1	0 0 0 0	0 0 1	1	0
1 1	0	1	0	Х
1	0	1	1	0
1	1	0	0	Х
1	1	0	1	0 x 0 x 0 x 1 0
1	1	1	0	0
1	1	1	1	0

Pasamos los valores de la tabla de verdad al mapa de Karnaugh y agrupamos los unos adyacentes haciendo grupos lo más grandes posible. Así, el mapa de Karnaugh para la función *h* es el siguiente:

g Co	00	01		1	11		,
00	7		1		x	X	
01	0		х		1	0	
11	0		0		0	0	
10	1		0		0	(x	
							•


Y la expresión mínima de la función a dos niveles es:

h = bc' + b'd'

Obtenemos este circuito:




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00



PROBLEMA 3 [35%]

a) [5%] Dado el grafo de estados siguiente:



¿Cuántos bits de entrada tiene el circuito que implementa este grafo? ¿Cuántos bits de salida? ¿Cuál será el número mínimo de biestables para implementarlo? Si lo implementamos usando una memoria ROM, ¿cuántos bits de direcciones y cuántos bits de datos necesitará esta memoria?

El circuito tiene dos bits de entrada, denominados x_1 y x_0 . Hay un bit de salida denominado y_0 . Como el circuito tiene tres estados necesitamos dos bits para representarlos y, por lo tanto, necesitamos dos biestables para poder almacenar estos dos bits.

La memoria ROM que puede implementar este circuito tiene cuatro bits de direccionamiento: dos bits para el estado más dos bits para la entrada. El ancho de las palabras de la ROM tiene que ser de tres bits: un bit para guardar la salida y dos bits para codificar el estado futuro.

b) [12,5%] Se desea diseñar el circuito *DET_SEC* que se comporta como un detector de secuencias **con solapamiento**. Este circuito tiene las entradas y salidas que se muestran a continuación:





Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00

El circuito tendrá que detectar si por la entrada e (de un bit) se ha producido la secuencia 01x1, donde el bit x tanto puede ser 0 como 1. Una vez detectada la secuencia, si el bit x era 0, entonces la señal de salida S tomará el valor $S = [s_1, s_0] = [0, 1]$ durante un ciclo de reloj. Si, por contra, el bit x era 1, entonces la señal de salida S tomará el valor $S = [s_1, s_0] = [1, 0]$. En cualquier otra circunstancia, la señal de salida S tomará el valor $S = [s_1, s_0] = [0, 0]$.

A continuación, se muestra un ejemplo del funcionamiento del circuito, en el que cada columna corresponde a un ciclo de reloj:

Entrada e	1	0	1	0	1	1	1	0	1	0	0	1	0	
Salida s ₁	0	0	0	0	0	0	0	1	0	0	0	0	0	::
Salida so	0	0	0	0	0	1	0	0	0	0	0	0	0	0


Dibujad el grafo de estados de este circuito incluyendo una leyenda en la que se muestren las variables de entrada y de salida. Escribid las señales de salida en el orden s_1 , s_0 . Explicad textualmente la funcionalidad de cada uno de los estados que incluyáis en el grafo.

Para conseguir el funcionamiento deseado, el circuito debe tener los siguientes estados:

Estado	Descripción	Salida
INIT	Estado inicial, no se ha reconocido nada de la secuencia	00
Z	Se ha detectado la entrada <i>e</i> = 0	00
ZU	Se ha detectado la entrada <i>e</i> = 01	00
ZUZ	Se ha detectado la entrada e = 010	00
ZUU	Se ha detectado la entrada e = 011	00
OK0	Se ha detectado la secuencia 0101	01
OK1	Se ha detectado la secuencia 0111	10

Fijaos que una vez se ha detectado la secuencia 0101, los dos últimos bits (01) podrían ser el inicio de la siguiente secuencia, puesto que el circuito detecta secuencias con solapamiento.

El siguiente grafo representa el comportamiento deseado:




Página 7 de 15




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00

c) [17,5%] Dado el siguiente circuito secuencial:



Completad el cronograma siguiente, poniendo los valores de los registros en hexadecimal. No es necesario explicar el cronograma ni el procedimiento seguido para completarlo.




Página 8 de 15



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00

La señal a < b indica si el contenido del registro REG_1 (por la entrada A) es menor que el contenido del registro REG_2 (por la entrada B). El registro REG_1 se actualiza en el flanco ascendiente directamente con el valor de entrada X. Y el registro REG_2 se actualiza en el flanco ascendiente o bien con el valor de entrada X o bien con el valor del registro REG_1 , en función del valor de la señal a < b.

El cronograma queda como se muestra a continuación:



PROBLEMA 4 [10%]

a) [5%] ¿Cómo se denominan las dos partes en que se pueden organizar los circuitos secuenciales?
 Unidad de control y unidad de procesamiento.

b) [5%] ¿Qué son las microinstrucciones?

Son aquellas operaciones que se realizan con los recursos de cálculo de una unidad de procesamiento en un ciclo de reloj.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/1/2022	19:00