

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

Este enunciado también corresponde a las siguientes asignaturas:

81.518 - Fundamentos de computadores

Ficha técnica del examen

- No es necesario que escribas tu nombre. Una vez resuelta la prueba final, solo se aceptan documentos en formato .doc, .docx (Word) y .pdf.
- Comprueba que el código y el nombre de la asignatura corresponden a la asignatura de la que te has matriculado.
- Tiempo total: **2 horas** Valor de cada pregunta:
- ¿Puede consultarse algún material durante el examen? NO ¿Qué materiales están permitidos?
- ¿Puede utilizarse calculadora? NO ¿De qué tipo? NINGUNO
- Si hay preguntas tipo test, ¿descuentan las respuestas erróneas? NO ¿Cuánto?
- Indicaciones específicas para la realización de este examen:



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

Enunciados

PROBLEMA 1 [20%]

a) [5%] Dado el número entero -99₍₁₀, indicad cuál es la codificación de este número en un formato de signo y magnitud de 8 bits.

Para pasar -99 a signo y magnitud primero aplicamos el método de la división entera por 2 a la mantisa (7 bits de menos peso):

99(10:

$$99 = 49.2 + 1$$

$$49 = 24.2 + 1$$

$$24 = 12.2 + 0$$

$$12 = 6.2 + 0$$

$$6 = 3.2 + 0$$

$$3 = 1.2 + 1$$

$$1 = 0.2 + 1$$

Finalmente, añadimos el signo (1, negativo) como bit más significativo: -99(10 = 11100011(2

b) [5%] Dado el número real 3,75₍₁₀₎, indicad cuál es la representación de este número en el formato coma flotante descrito a continuación.

S	Expor	ente	N	/lantis	а
7	6	5	4		0

donde:

El bit de signo, S, vale 0 para los números positivos y 1 para los negativos.

El exponente se representa en exceso a 2.

La mantisa está normalizada en la forma 1,X con bit implícito.

El número que queremos representar es positivo, de forma que el bit S valdrá 0.

Pasamos la parte entera a binario, usando el método de la división entera:

$$3 = 1.2 + 1$$
 $1 = 0.2 + 1$

 $3_{(10} = 11_{(2)}$

Ahora aplicamos el mismo método para encontrar la representación binaria de la parte fraccionaria.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

$$0.75 \cdot 2 = 1.5$$

 $0.50 \cdot 2 = 1$

 $0,75_{(10} = 11_{(2)}$

Juntamos la parte entera y la parte fraccionaria: 11,11(2

Para normalizar la mantisa tenemos que mover la coma una posición a la izquierda:

$$11,11_{(2} = 1,111_{(2} * 2^{1})$$

Identificamos cada campo:

- Signo positivo: S=0
- Exponente = 1. Puesto que debemos representarlo en exceso a 2, le sumamos 2 (1+2 = 3) y lo representamos en binario con 2 bits: 11
- Mantisa = 1,111. Como tenemos el bit implícito solo tenemos que almacenar 111 con 5 bits: 11100

Así, el resultado final será 0 11 11100

c) [10%] Dados los números A = 10101010 y B = 10110111, codificados en complemento a 2 y 8 bits, realizad la resta A - B con el mismo número de bits. ¿Se produce desbordamiento? Si no se produce, indicad el resultado de la resta en decimal.

Para restar dos números en formato Ca2, convertimos la operación A - B en A + (-B), cambiando el signo del sustraendo.

Para cambiar el signo de un número representado en Ca2 complementamos todos sus bits y sumamos 1 al resultado:

A continuación, sumamos A + (-B):

No hay desbordamiento, puesto que sumamos números de distinto signo.

Obtenemos que $A - B = \frac{11110011_{(Ca2)}}{11110011_{(Ca2)}}$




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

En decimal: $11110011_{(Ca2)} = -13_{(10)}$

La operación de resta en decimal sería: $-86_{(10}$ - $(-73)_{(10}$ = $-13_{(10)}$

PROBLEMA 2 [35%]

a) [25%] El circuito Calc tiene las siguientes entradas y salidas:



A y B son números enteros de 8 bits codificados en Ca2. La salida X también es un entero representado en Ca2, y su valor viene determinado por la siguiente tabla:

С	X		
0	$(A + 8 \cdot B) / 4$		
1	B - 4 · A		

Implementad el circuito Calc usando los bloques combinacionales (excepto memoria ROM) y las puertas lógicas que consideréis necesarias. Especificad claramente cuál es el ancho de todos los buses que tenga el circuito, que tiene que ser suficiente para garantizar que nunca se producirá desbordamiento.

Empezaremos calculando el número de bits que deben tener los cálculos parciales y el cálculo final. Partimos de que *A y B* tendrán valores en el intervalo [-128, 127], por estar representados en Ca2 y con 8 bits.


- i. 8·B añade tres bits al número B, puesto que se calcula añadiendo a B tres 0s como bits de menos peso. Si lo pensamos numéricamente tenemos que 8·B está en el intervalo [-1024, 1016], y para representar estos valores en Ca2 hacen falta efectivamente 11 bits.
- ii. Para sumarle A tendremos que añadir 3 bits a la representación de A. Puesto que A es un número en Ca2, lo haremos extendiéndole el signo 3 veces.
- iii. Si a 8·*B* le sumamos *A* obtendremos un número en el intervalo [-1152, 1143], que necesita 12 bits para ser representado (puesto que con 11 bits podemos representar [-1024, 1023] en Ca2). Por eso, añadiremos el acarreo de salida de la suma al resultado.
- iv. Dividir un número por 4 disminuye en 2 el número de bits que hacen falta para representarlo, puesto que la división se calcula prescindiendo de los dos bits de menor peso del número. Si lo pensamos numéricamente tenemos que un número dentro del intervalo [-1152, 1143] dividido por 4 estará en el intervalo [288, 285], y para representarlo en Ca2 hacen falta efectivamente 10 bits.
- v. En cuanto al valor que tiene que tomar X cuando c = 1, y razonando del mismo modo que en el primer punto, obtenemos que para representar $4 \cdot A$ en Ca2 hacen falta 10 bits, y que $4 \cdot A$ está dentro del intervalo [-512, 508].
- vi. Convertiremos la resta B $4 \cdot A$ en una suma B + $(-4 \cdot A)$. Sabemos que $-4 \cdot A$ está dentro del intervalo [-508, 512].



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

vii. Si a un número en este intervalo le sumamos *B* obtenemos un número en el intervalo [-636, 639]. Para representarlo en Ca2 hacen falta 11 bits. Por comodidad, representaremos los dos operandos de esta suma ya en 11 bits.

Por lo tanto, X debe tener al menos 10 bits para los casos en que c = 0, y al menos 11 bits para los casos en que c = 1. En consecuencia, debe tener 11 bits.



b) [10%] Minimizad la siguiente función por Karnaugh y realizad la síntesis del circuito a dos niveles:

а	b	С	d	h
0	0	0	0	Х
0	0	0	1	1
0 0	0 0 0	1	1 0	0
0	0	1	1	1 0 0
0	1	0	0	1
0	1	0	1	Х
0	1	1	0	
0 0 1 1 1	1	1	0 1	x 0 1 0 0 x
1	0	0	0	1
1	0		1	0
1	0	0 1	1 0	0
1	0	1	1	Х
1	1	0	0	Х
1	1			0
1	1	0 1	1 0	0 1 x
1	1	1	1	Х

Pasamos los valores de la tabla de verdad al mapa de Karnaugh y agrupamos los unos adyacentes haciendo grupos lo más grandes posibles. Así, el mapa de Karnaugh para la función *h* es el siguiente:




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

ab cd	00	00 01		10
00	X	1	х	1
01	1	х	0	0
11	0	0	Х	х
10	0	Х	1	0

Y la expresión mínima de la función a dos niveles es:

$$h = c'd' + a'c' + bd'$$

Obtenemos este circuito:





Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

PROBLEMA 3 [35%]

a) [10%] Dada la tabla de transiciones siguiente, correspondiente a un circuito lógico secuencial en el que las variables q_i codifican los estados (E0 [q_1 , q_0] = [0, 0], E1 [q_1 , q_0] = [0, 1] y así sucesivamente), las variables x_i identifican a las entradas y la variable y_0 identifica a la salida.


q ₁	q ₀	X 1	X 0	q ₁ +	q ₀ +	y 0
0	0	0	0	0	0	1
0	0	0	1	0	1	1
0	0	1	0	х	х	х
0	0	1	1	х	х	х
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	0
0	1	1	1	х	Х	х
1	0	0	0	1	1	1
1	0	0	1	1	0	1
1	0	1	0	х	х	х
1	0	1	1	Х	Х	Х
1	1	0	0	0	0	0
1	1	0	1	1	0	0
1	1	1	0	Х	Х	Х
1	1	1	1	1	1	0

Dibujad el grafo de estados de este circuito incluyendo una leyenda en la que se muestren claramente las variables de entrada y de salida. Al dibujar el grafo, escribid las variables de entrada en el orden x_1 , x_0 . No es necesario explicar el grafo de estados dibujado, únicamente mostrar la leyenda.

Para construir el grafo de estados a partir de la tabla de transiciones, hay que añadir una transición por cada estado y combinación de valores de entrada. Las columnas q₁+ y q₀+ nos indican el estado futuro al que nos lleva cada transición. El grafo de estados que se obtiene se muestra a continuación.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30



b) [12,5%] Dibujad el grafo de estados de un circuito que mantenga a cero su señal de salida z, de un bit, mientras no reciba la secuencia 110 en su entrada x, también de un solo bit. Una vez recibida la secuencia 110 (secuencia de activación), la salida z permanecerá a 1 mientras la entrada x no reciba la secuencia 101. Al recibir la secuencia 101 la salida del circuito volverá a valer cero hasta recibir una nueva secuencia de activación. El circuito debe detectar las secuencias **sin solapamiento**. No es necesario explicar el grafo, únicamente mostrar la leyenda.

Ejemplo de funcionamiento:

Entrada x	0	1	1	0	1	0	1	0	1	1	1	0	0	1	0	
Salida z	0	0	0	0	1	1	1	0	0	0	0	0	1	1	1	1

Para conseguir el funcionamiento deseado, el circuito debe tener los siguientes estados:


Estado	Descripción	Salida
INIT	Estado inicial, no se ha reconocido nada de la primera secuencia.	0
U1	Se ha detectado la entrada $x = 1$ en la primera secuencia.	0
UU	Se ha detectado la entrada $x = 11$ en la primera secuencia.	0
UUZ	Se ha detectado la entrada $x = 110$, es decir, se ha reconocido la primera secuencia.	1
U2	Se ha detectado la entrada $x = 1$ en la segunda secuencia.	1
UZ	Se ha detectado la entrada $x = 10$ en la segunda secuencia.	1
UZU	Se ha detectado la entrada <i>x</i> = 101, es decir, se ha reconocido la segunda secuencia.	0




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30

Fijaos que el estado *UZU* coincide con el estado *INIT*, es decir, una vez detectada la segunda secuencia, este estado se comporta igual que el estado *INIT*. Así pues, ambos estados se pueden fusionar en un único estado *(INIT* en este caso).

El siguiente grafo representa el comportamiento descrito:




c) [12,5%] Dado el siguiente circuito secuencial:



Completad el cronograma que se muestra a continuación:



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30




No es necesario realizar ninguna explicación adicional del cronograma, ni el proceso seguido para completarlo.

El biestable cuya salida corresponde a la señal y_0 se carga con el valor de la señal y_1 . Y el biestable cuya salida corresponde a la señal y_1 se carga con el valor $x_0 + y_1$. Fijaos que la señal x_1 está conectada a las entradas asíncronas SET y RESET de los biestables inferior y superior respectivamente, lo cual explica su variación antes del instante t4 y su no variación en ese instante.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30



PROBLEMA 4 [10%]

a) [5%] ¿Cómo se denomina la arquitectura que separa el circuito secuencial en dos unidades?

Arquitectura de máquina de estados con camino de datos o FSMD

b) [5%] ¿En qué consisten las máquinas de estados algorítmicas o ASM?

Son máquinas de estados que relacionan las distintas acciones ligadas a estados mediante condiciones determinadas en función de las entradas.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	15/1/2022	09:30