

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00



Espacio para la etiqueta identificativa con el código personal del **estudiante**.

Examen

Este enunciado corresponde también a las siguientes asignaturas:

• 81.518 - Fundamentos de computadores

Ficha técnica del examen

- Comprueba que el código y el nombre de la asignatura corresponden a la asignatura de la cual estás matriculado.
- Debes pegar una sola etiqueta de estudiante en el espacio de esta hoja destinado a ello.
- No se puede añadir hojas adicionales.
- No se puede realizar las pruebas a lápiz o rotulador.
- Tiempo total 2 horas
- En el caso de que los estudiantes puedan consultar algún material durante el examen, ¿cuál o cuáles pueden consultar?: No se puede consultar ningún tipo de material.
 - Valor de cada pregunta: Prob. 1: 20%; Prob. 2: 35%; Prob. 3: 35%, Prob. 4: 10%.
- En el caso de que haya preguntas tipo test: ¿descuentan las respuestas erróneas? NO ¿Cuánto?
- Indicaciones específicas para la realización de este examen
 - No se puede utilizar ningún tipo de calculadora.
 - Razonad las respuestas en cada ejercicio. Las respuestas sin justificar no obtendrán puntuación.

Enunciados



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00

PROBLEMA 1 [20%]

Dada la secuencia de bits 11011010, a qué número decimal equivale según los tipos de interpretaciones siguientes:

a) [5%] Si se trata de un número binario sin parte fraccionaria y sin signo. Para calcular la representación decimal del número 11011010₍₂₎ basta con aplicar el TFN (multiplicar cada dígito por el peso de su posición y hacer la suma). Así pues, obtenemos el resultado siguiente:

$$11011010_{(2)} = 1 \cdot 2^7 + 1 \cdot 2^6 + 0 \cdot 2^5 + 1 \cdot 2^4 + 1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0$$

= 128 + 64 + 16 + 8 + 2 = 218₍₁₀₎

b) [7,5%] Si se trata de un número binario codificado en el formato de coma flotante siguiente:

S	Exponente				Mantisa			
7	6		4	3		0		

Donde:

- El bit de signo, S, vale 0 para los números positivos y 1 para los negativos.
- El exponente se representa en exceso a 4.
- La mantisa está normalizada en la forma 1,X con bit implícito.

Identificamos cada uno de los campos de la representación en coma flotante:

- 1 101 1010
- El signo es negativo: S = 1.
- El exponente es $101_{(2)} = 5$ y, dado que está codificado en exceso a 4, el valor realmente representado resulta ser E = 5 4 = 1.
- La mantisa una vez deshecha la normalización es: 1,1010

Por lo tanto, el número codificado es:

$$-1,1010_{(2} \cdot 2^{1} = -11,010_{(2} = -(2^{1} + 2^{0} + 2^{-2}) = -(2+1+0,25) = -3,25_{(10)}$$

c) [7,5%] Dados los números A = 01001110 y B = 10100110, que son enteros codificados en signo y magnitud, realizad la resta A - B con el mismo número de bits. ¿Se produce desbordamiento?

Al ser el segundo operando negativo, la operación de resta se convierte en una operación de suma con el segundo operando cambiado de signo. En la representación con signo y magnitud, cambiar el signo sólo significa cambiar el bit de más peso, por lo tanto —*B* resulta ser 00100110. Por lo tanto, tenemos que sumar dos números positivos.

Para sumar dos números codificados en signo y magnitud que tienen el mismo signo, debemos hacerlo de la siguiente manera:

1. El signo del resultado es el signo de los operandos. En nuestro caso, el resultado será positivo (bit de signo 0).



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00


2. Sumamos las magnitudes de los operandos:

No hay acarreo en la última etapa de la suma por lo que podemos afirmar que **NO hay** desbordamiento.

3. Para obtener el resultado, tenemos que añadir el signo al resultado de la suma: 01110100₍₂

PROBLEMA 2 [35%]

a) [15%] Dado el circuito lógico combinacional siguiente:



donde el contenido de la memoria ROM, especificado en hexadecimal, es:

@	ROM[@]
0	AE
1	8B
2	15
3	FF
4 5	05
	CC
6	4A
7	7E

Rellenad la tabla de verdad siguiente, que especifica la salida x en función de las entradas a, b, c, d. Hay que calcular previamente los valores intermedios indicados en la tabla (salida del multiplexor y dirección de la ROM en binario).

Nota: No hace falta explicar textualmente como obtenéis los valores de cada señal.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00

				Sal. MUX	@	@ROM (bin)		
а	b	С	d		+	•	_	X
0	0	0	0	1	1	0	0	0
0	0	0	1	1	0	0	0	1
0	0	1	0	1	1	1	0	0
0	0	1	1	1	0	1	0	0
0	1	0	0	0	1	0	0	0
0	1	0	1	0	0	0	0	1
0	1	1	0	0	1	0	0	0
0	1	1	1	0	0	0	0	1
1	0	0	0	1	1	0	0	0
1	0	0	1	1	0	0	0	1
1	0	1	0	1	1	1	0	0
1	0	1	1	1	0	1	0	0
1	1	0	0	1	1	0	0	0
1	1	0	1	1	0	0	0	1
1	1	1	0	1	1	1	0	0
1	1	1	1	1	0	1	0	0

b) [10%] Dada la tabla de verdad siguiente, escribid la expresión algebraica mínima a dos niveles de la función f mediante el método de Karnaugh:

X	У	Z	W	f
	0 0 0 0		0	0
0	0	0 0 1 1 0 0 1 1 0 0	1	0
0	0	1	0	1
0	0	1	1	1
0	1 1	0	0	1
0	1	0	1	1
0		1	0	0
0	1	1	1	Х
1	0	0	0	0
1	0	0	1	0
1	0	1	0	Х
1	0	1	1	Х
1	1	0	0	0
1	1	0	1	1
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1	1 0 0 0 0 1 1 1	1 0 0 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1	0 0 1 1 1 1 0 x 0 0 x 0 x 0 x
1	1	1	1	Х




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00

El mapa de Karnaugh para la función f es el siguiente:

xy zw	00	01	11	10	
00	0	1	0	0	
01	0	1	1	0	
11	1	X	Х	х	İ
10	1	0	0	Х	

Y obtenemos la siguiente expresión mínima: $f = x' \cdot y \cdot z' + y \cdot w + y' \cdot z$

c) [10%] Se quiere diseñar un circuito lógico combinacional, denominado MAX, con la siguiente estructura:



Las entradas X e Y representan números enteros de 8 bits, codificados en signo y magnitud, y la salida M contiene el máximo de los valores de entrada, en el mismo formato. Por ejemplo,

- si X = 45 e Y = 23, entonces M = 45;
- si X = -22 e Y = 14, entonces M = 14;
- si X = -33 e Y = -17, entonces M = -17.

Se pide que diseñéis el circuito *MAX* usando bloques y puertas combinacionales, especificando claramente el ancho de los buses utilizados.

La salida M tendrá que valer o bien X o bien Y. Por lo tanto, la obtendremos a partir de un multiplexor que tenga X e Y en sus entradas de datos. Pondremos X en la entrada de datos 0 e Y en la entrada de datos 1.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00


En caso de que X e Y tengan el mismo signo, habrá que comparar sus magnitudes para saber cuál de los números es mayor. Pondremos pues las magnitudes en las entradas de un comparador de 7 bits; en concreto pondremos la de X en la entrada A y la de Y en la entrada B del comparador.

Veamos en qué casos la entrada de control del multiplexor tendrá que valer 1, es decir el valor máximo será Y. Será cuando se cumpla alguna de las siguientes condiciones:

- X e Y son de distinto signo, y X es negativo. Es decir, (x₇ XOR y₇)·x₇.
- X e Y son positivos, y la magnitud de Y es mayor que la de X. Es decir, $x_7' \cdot y_7' \cdot (A < B)$.
- $X \in Y$ son negativos, y la magnitud de Y es menor que la de X. Es decir, $x_7 \cdot y_7 \cdot (A > B)$.

Por lo tanto, a la entrada de control del multiplexor tendremos que conectar la salida de una puerta OR a la que lleguen tres señales correspondientes a estas tres expresiones.

En el caso X = Y, el valor esta señal de control es indiferente. En concreto, teniendo en cuenta como hemos implementado el circuito valdrá 0, porque x_7 XOR y_7 valdrá 0 y la única señal de salida del comparador que estará a 1 es (A=B).







Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00

PROBLEMA 3 [35%]

a) [15%] Dado el circuito siguiente:



Completad el cronograma siguiente:







Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00

En este ejercicio es importante tener en cuenta las entradas asíncronas S y R, ya que las mismas fuerzan la salida de los biestables, a 1 o a 0 respectivamente, en el momento en que se activan e independientemente del flanco. En este caso estas entradas determinan las salidas del circuito en los ciclos t_0 - t_1 , t_3 - t_5 y t_6 - t_7 .

En los demás ciclos, la salida Q_1 vendrá determinada por valor de la entrada E en el flanco de reloj, mientras que la salida Q_0 dependerá de la operación o exclusivo (xor) entre los valores actuales de Q_1 y Q_0 .



b) [20%] Dado un circuito secuencial SLS con dos entradas a y b de un bit y una salida S también de un bit y cuyo funcionamiento es el siguiente:



- El circuito mantendrá su salida a 0 mientras no reciba por su entrada *a* la secuencia 10 seguida de la secuencia 01 por su entrada *b*. Cuando esto ocurra la salida *S* en el ciclo siguiente tomará valor 1.
- En el mismo ciclo que la salida S toma el valor 1, el circuito comienza a reconocer otro posible inicio de secuencia 10 por la entrada *a*.

Ejemplo de funcionamiento:




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00

Secuencia Secuencia a 10 b 01 Entrada a Entrada b Salida S

Dibujad el grafo de estados del circuito especificando el significado de cada estado.

Antes de dibujar el grafo de estados, describimos los diferentes estados del mismo:

- E1: estado inicial. Aún no se ha reconocido ninguna secuencia.
- E2: ha llegado un 1 por la entrada a.
- E3: ha llegado 10 por la entrada a.
- E4: ha llegado 10 por la entrada a y 0 por la entrada b.
- E5: ha llegado 10 por la entrada a y 01 por la entrada b (secuencia reconocida, se activa la salida S)





Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	10/01/2018	09:00

PROBLEMA 4 [10%]

a) [5%] ¿Qué es el lenguaje de máquina?

El lenguaje en el que se codifican los programas que interpreta la máquina correspondiente

b) [5%]¿Cuál es la función de los buses en un computador?

Conectar dos o más componentes entre ellos