

Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

Aquest enunciat també correspon a les assignatures següents:

- 11.518 - Fonaments de computadors

Fitxa tècnica de l'examen

- No és necessari que escriguis el teu nom. Un cop resolta la prova final, només s'accepten documents en format .doc, .docx (Word) i .pdf.
 - Comprova que el codi i el nom de l'assignatura corresponen a l'assignatura de què t'has matriculat.
 - Temps total: **2 hores** Valor de cada pregunta: **P1: 20%; P2: 35%; P3: 35%; P4: 10%**
 - Es pot consultar cap material durant l'examen? **No** Quins materials estan permesos? **Cap.**
 - Es pot fer servir calculadora? **No** De quin tipus? **Cap.**
 - Si hi ha preguntes tipus test, descompten les respostes errònies? **No** Quant?
 - Indicacions específiques per a la realització d'aquest examen: **Raoneu totes les respostes. Les respostes sense justificar no seran puntuades.**
-

Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00


Exemples de solucions

PROBLEMA 1 [20%]

- a) [5%] Donats els nombres en les bases indicades $A=103_{(10)}$ i $B=-4D_{(16)}$. Com es representen els nombres A i B en binari amb 8 bits fent servir la representació de complement a 2?

Per passar $103_{(10)}$ a complement a 2 (Ca2) primer apliquem el mètode de la divisió sencera per 2 a la mantissa (7 primers bits):

$103_{(10)}$:

$$\begin{array}{rcl}
 103 & = & 51 \cdot 2 + 1 \\
 51 & = & 25 \cdot 2 + 1 \\
 25 & = & 12 \cdot 2 + 1 \\
 12 & = & 6 \cdot 2 + 0 \\
 6 & = & 3 \cdot 2 + 0 \\
 3 & = & 1 \cdot 2 + 1 \\
 1 & = & 0 \cdot 2 + 1
 \end{array}$$


Finalment, apliquem el signe (0) al bit més significatiu dels 8 bits: $103_{(10)} = 01100111_{(Ca2)}$

Per representar $-4D_{(16)}$, com és negatiu, partirem primer en representar el $4D_{(16)}$ i després farem l'operació Ca2 per obtenir el $-4D_{(16)}$.

En el cas de base 16 cada dígit es transforma en quatre bits.

$4D_{(16)} \rightarrow 0100\ 1101_{(Ca2)}$

Tenint en compte que el primer bit (més significatiu) és 0 perquè és el bit de signe i estem representant un nombre positiu.

Per fer l'operació Ca2, recorrem el nombre de dreta a esquerra, deixant el nombre igual fins al primer 1 que trobem (inclòs) i complementant-lo bit a bit a partir d'aquell punt.

$4D_{(16)} \rightarrow 0100\ 1101_{(Ca2)} \rightarrow$ (canvi de signe en Ca2) $\rightarrow 10110011_{(Ca2)} = -4D_{(16)}$

Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

On el contingut de la memòria ROM, especificat en hexadecimal, és:

M@	[Md]
0	5
1	2
2	A
3	D
4	2
5	B
6	4
7	D

Ompliu la taula de veritat que especifica les sortides x_0 , x_1 , x_2 en funció de les entrades a , b , c i d . Calculeu prèviament els valors intermedis (ctl , e_0 , e_1 , h_0 i h_1) indicats en el circuit i afegits a la taula de veritat següent:

a	b	c	d	ctl	e ₀	e ₁	h ₀	h ₁	x ₀	x ₁	x ₂
0	0	0	0								
0	0	0	1								
0	0	1	0								
0	0	1	1								
0	1	0	0								
0	1	0	1								
0	1	1	0								
0	1	1	1								
1	0	0	0								
1	0	0	1								
1	0	1	0								
1	0	1	1								
1	1	0	0								
1	1	0	1								
1	1	1	0								
1	1	1	1								

Per a obtenir la sortida, començarem obtenint l'entrada a la memòria ROM. L'entrada que indica la direcció de memòria ve directament donada pels valors dels senyals d'entrada acd . A la sortida de la ROM tindrem ctl e_0 e_1 x_1 . Per tant, quan a c i d valen 0, apuntaran a la primera direcció de memòria ROM que té el valor 5 o "0101" i llavors $ctl=0$, $e_0=1$, $e_1=0$ i $x_1=1$. I així podem fer amb tots els valors de la ROM.

Per obtenir x_0 mirem la sortida del multiplexor controlat per l'entrada de control ctl , sortida de la ROM, que escollirà entre els dos valors e_0 i e_1 , també sortides de la ROM.

Per últim, per obtenir x_2 del circuit podem extreure les expressions següents:

$$h_0 = a + d$$

$$h_1 = (b \cdot c)'$$

$$x_2 = h_0 \oplus h_1$$

Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

Per tant, la taula queda de la manera següent:

a	b	c	d	ctl	e ₀	e ₁	h ₀	h ₁	x ₀	x ₁	x ₂
0	0	0	0	0	1	0	0	1	1	1	1
0	0	0	1	0	0	1	1	1	0	0	0
0	0	1	0	1	0	1	0	1	1	0	1
0	0	1	1	1	1	0	1	1	0	1	0
0	1	0	0	0	1	0	0	1	1	1	1
0	1	0	1	0	0	1	1	1	0	0	0
0	1	1	0	1	0	1	0	0	1	0	0
0	1	1	1	1	1	0	1	0	0	1	1
1	0	0	0	0	0	1	1	1	0	0	0
1	0	0	1	1	0	1	1	1	1	1	0
1	0	1	0	0	1	0	1	1	1	0	0
1	0	1	1	1	1	0	1	1	0	1	0
1	1	0	0	0	0	1	1	1	0	0	0
1	1	0	1	1	0	1	1	1	1	1	0
1	1	1	0	0	0	1	0	0	1	0	1
1	1	1	1	1	1	0	1	0	0	1	1

b) [10%] Donada la taula de veritat següent:

a	b	c	d	f
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	X
1	0	1	1	X
1	1	0	0	0
1	1	0	1	X
1	1	1	0	X
1	1	1	1	1

Sintetitzeu de manera mínima a dos nivells la funció f mitjançant el mètode de Karnaugh.

Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

El mapa de Karnaugh de la funció f és el següent:

ab \ cd	00	01	11	10
00	0	0	0	1
01	0	0	X	0
11	0	1	1	X
10	1	0	X	X

I n'obtenim aquesta expressió mínima:

$$f(a, b, c, d) = b'cd' + ab'd' + bcd$$

- c) [15%] Es vol dissenyar un circuit combinacional anomenat *DIST* amb l'estructura següent:



Les entrades A i B representen nombres naturals de 8 bits. La sortida X , també de 8 bits, ha de valer la distància entre els nombres A i B , tenint en compte que la distància entre dos nombres sempre és un valor positiu.

Es demana que dissenyeu el circuit *DIST* usant blocs i portes combinacionals, i especificant clarament l'amplada de tots els busos utilitzats.


NOTA: la distància entre dos nombres es defineix com el valor absolut de la diferència dels dos nombres: $d(a, b) = |b - a|$.

Aquest bloc el que farà és donar la distància entre dos nombres naturals, tenint en compte que sempre ha de ser un valor positiu. Això vol dir que si A és més gran que B , X serà $A - B$, i si B és més gran que A , X serà $B - A$.

Una manera de solucionar-ho és calcular $A - B$ i $B - A$ mitjançant un sumador fent $A + (-B)$, i un altra sumador fent $B + (-A)$. A continuació aquests dos resultats s'envien a un MUX, el qual tindrà una entrada de control que vindrà donada per un comparador entre A i B . De manera que, si A és més gran que B , l'entrada de control serà 0 i tindrem que la sortida X és directament $A - B$, i si B és més gran que A , l'entada de control del MUX valdrà 1 i la sortida X valdrà $B - A$.


Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00



Solució alternativa:

També es pot resoldre, comparant A i B amb un comparador i que la sortida del comparador sigui les entrades de control de dos multiplexors amb entrades A i B , i B i A . De tal manera que controlaran les entrades del sumador, per a controlar si fem $A - B$ o $B - A$.




Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

PROBLEMA 3 [35%]

- a) **[15%]** Dissenyau el graf d'estats d'un circuit seqüencial que calculi la suma binària de dos nombres naturals $A+B$ on els bits de cada nombre (a_i i b_i) es van obtenint cicle a cicle començant pels de menys pes.

El circuit té també una entrada f que indica quan s'acaben els bits. La sortida sempre es dona amb $n+1$ bits, sent n el nombre de bits que tinguin les entrades. Un cop finalitzada una suma el circuit deixa de funcionar fins que no es torni a inicialitzar. Durant el cicle d'inicialització la sortida es manté indeterminada. Si s'activa l'entrada f a l'estat inicial caldrà posar a la sortida el ròssec inicial, que és 0.



A continuació es mostra un exemple de funcionament on volem sumar els nombres de 8 bits $A=01100001$ i $B=11011110$ en què la suma en 9 bits és 100111111 . Les entrades i la sortida haurien d'evolucionar de la següent manera un cop inicialitzat el circuit:

Entrada a	1	0	0	0	0	1	1	0	X	X	X	X
Entrada b	0	1	1	1	1	0	1	1	X	X	X	X
Entrada f	0	0	0	0	0	0	0	0	1	X	X	X
Sortida s	X	1	1	1	1	1	1	0	0	1	X	X


Indiqueu clarament la funcionalitat de cada estat que tingui el vostre graf i la sortida que ha de tenir. No cal que expliqueu les transicions del graf. Només cal que estiguin clarament especificades.

Per aconseguir el funcionament desitjat, el circuit ha de tenir els estats següents:

Estat	Descripció	Sortida
<i>INI</i>	Estat inicial, no s'ha rebut cap bit.	X
<i>E1</i>	La suma dels dos bits de l'entrada i el ròssec de l'anterior etapa donen 0.	0
<i>E2</i>	La suma dels dos bits de l'entrada i el ròssec de l'anterior etapa donen 1.	1
<i>E3</i>	La suma dels dos bits de l'entrada i el ròssec de l'anterior etapa donen 2.	0
<i>E4</i>	La suma dels dos bits de l'entrada i el ròssec de l'anterior etapa donen 3.	1
<i>E5</i>	El ròssec de la suma anterior és 0.	0
<i>E6</i>	El ròssec de la suma anterior és 1.	1

Examen 2021/22-2


Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00




Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

b) [20%] A partir del circuit seqüencial següent:



Completeu el cronograma que es mostra a continuació:



No és necessari explicar el cronograma ni el procediment seguit per completar-ho.

Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

Registre RA: El seu valor depèn de l'entrada *E*, del senyal *C* que controla l'entrada asíncrona clear i del senyal *L*, que controla l'entrada *load*.


Registre RB: Amb *load*=1 i *clear*=0, carrega en el flanc ascendent del rellotge el valor del registre RA.

Senyal *C*: Correspon a *RB*₇.

Senyal *L*: Correspon a *RA*₀ XNOR *RB*₀.

L'entrada asíncrona *clear* té prioritat sobre l'entrada *load* (quan *clear*=1 posa el registre a 0 independentment del valor de *load*).

interval	<i>RA</i>	<i>RB</i>	<i>L</i>	<i>C</i>
<i>t</i> ₀ - <i>t</i> ₁	0111 1111	0111 1111	1	0
<i>t</i> ₁ - <i>t</i> ₂	0000 0111	0111 1111	1	0
<i>t</i> ₂ - <i>t</i> ₃	0000 1010	0000 0111	0	0
<i>t</i> ₃ - <i>t</i> ₄	0000 1010	0000 1010	1	0
<i>t</i> ₄ - <i>t</i> ₅	1000 1111	0000 1010	0	0
<i>t</i> ₅ - <i>t</i> ₆	0000 0000	1000 1111	1	1
<i>t</i> ₆ - <i>t</i> ₇	0000 0000	0000 0000	0	1
<i>t</i> ₇ - <i>t</i> ₈	0000 0000	0000 0000	1	0



Examen 2021/22-2

Assignatura	Codi	Data	Hora inici
Fonaments de computadors	05.562	8/6/2022	19:00

PROBLEMA 4 [10%]

- a) [5%] Què és l'arquitectura de Von Neumann?

Una manera de construir màquines que tenen una memòria comuna per a les instruccions i les dades.

- b) [5%] Què és una ALU?

Un recurs de càlcul programable.