

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00

Este enunciado también corresponde a las siguientes asignaturas:

81.518 - Fundamentos de computadores

Ficha técnica del examen

- Comprueba que el código y el nombre de la asignatura corresponden a la asignatura de la que te has matriculado.
- Tiempo total: 2 horas Valor de cada pregunta: P1:20%; P2: 35%; P3: 35%; P4:10%
- ¿Puede consultarse algún material durante el examen? NO ¿Qué materiales están permitidos?
- ¿Puede utilizarse calculadora? NO ¿De qué tipo? NINGUNO
- Si hay preguntas tipo test, ¿descuentan las respuestas erróneas? NO ¿Cuánto?
- Indicaciones específicas para la realización de este examen: Razonad todas las respuestas.
 Las respuestas sin justificar no serán puntuadas



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00

Enunciados

PROBLEMA 1 [20%]

A qué número decimal equivale la secuencia binaria 01101010, según las interpretaciones siguientes:

a) [5%] Si se trata de un número entero en Complemento a 2 y 8 bits.

El bit de signo es 0. Por lo tanto, el número entero es positivo. Para calcular su valor basta con aplicar el TFN para números representados en Ca2 (es decir, considerando el bit de mayor peso como negativo):

$$01101010_{(2)} = -0.2^{7} + 1.2^{6} + 1.2^{5} + 0.2^{4} + 1.2^{3} + 0.2^{2} + 1.2^{1} + 0.2^{0} = 64 + 32 + 8 + 4 + 2 = +106_{(10)}$$

b) [5%] Si se trata de un número real en el formato de coma flotante siguiente:

S	Expon	ente	Mantisa				
7	6	5	4	i !	0		

donde:

- El bit de signo, S, vale 0 para los números positivos y 1 para los negativos.
- El exponente se representa en exceso a 2.
- La mantisa está normalizada en la forma 1,X con bit implícito.

Identificamos todos y cada uno de los campos de la representación en coma flotante: 0 11 01010

- El signo es positivo: S = 0.
- El exponente es $11_{(2)} = 3$ y, dado que está codificado en exceso a 2, el valor entero representado resulta ser E = 3 2 = 1.
- La mantisa, añadiendo el bit implícito, es: 1,01010

Por lo tanto, el número codificado es:

$$+1.0101_{(2} \cdot 2^{1} = +10.101_{(2} = +(2^{1} + 2^{-1} + 2^{-3}) = +(2 + 0.5 + 0.125) = +2.625_{(10)}$$

c) [10%] Dados los números A = 11001101 y B = 10101110, que son enteros codificados en signo y magnitud, realizad la suma A + B con el mismo número de bits. ¿Se produce desbordamiento? Si no se produce, indicad el resultado de la suma en decimal.

Para sumar dos números codificados en signo y magnitud que tienen el mismo signo, hace falta:

- 1. Identificar el signo de las magnitudes mediante el análisis del bit de mayor peso (negativo, en este caso, para ambos números).
- 2. Como tienen el mismo signo hay que sumar las magnitudes.
- 3. Aplicar el signo correspondiente (negativo, en este caso) al resultado.

Procedemos a sumar las dos magnitudes:

En este caso, observamos que no se produce acarreo en el bit más significativo. Por lo tanto, concluimos que no se produce desbordamiento y que el resultado es, añadiendo el bit de signo negativo, 11111011₍₂₎. Para representar el resultado en decimal aplicamos el TFN sobre la magnitud:


$$-1111011_{(2)} = -(1.2^6 + 1.2^5 + 1.2^4 + 1.2^3 + 0.2^2 + 1.2^4 + 1.2^0) = -(64 + 32 + 16 + 8 + 2 + 1) = -123_{(10)}$$



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00

PROBLEMA 2 [35%]

a) [15%] Dado el circuito lógico combinacional siguiente:



Donde el contenido de la memoria ROM, especificado en hexadecimal, es:

@	ROM[@]
0	1B
1	43
2	16
3	1F
4 5	17
_	45
6	26
7	8B

Se pide que rellenéis la tabla de verdad siguiente, que especifica la salida S en función de las entradas x, y, y z. Hay que calcular previamente los valores intermedios indicados en la tabla (salida de la ROM en binario, y salidas del codificador, del multiplexor y de la puerta lógica). Indicad el valor de la salida S en hexadecimal.

x	у	Z	d ₇	d ₆	d ₅	d ₄	d ₃	d ₂	d ₁	d₀	S 3	S 2	S ₁	S ₀	S
0	0	0													
0	0	1													
0	1	0													
0	1	1													
1	0	0													
1	0	1													
1	1	0													
1	1	1													

Nota: No hace falta que expliquéis textualmente como obtenéis los valores de cada señal.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00

x	у	z	d ₇	d ₆	d ₅	d ₄	d ₃	d ₂	d ₁	d ₀	S 3	S 2	S ₁	S ₀	S
0	0	0	0	0	0	1	1	0	1	1	1	1	0	0	С
0	0	1	0	1	0	0	0	0	1	1	0	1	0	0	4
0	1	0	0	0	0	1	0	1	1	0	1	1	1	1	F
0	1	1	0	0	0	1	1	1	1	1	1	1	1	0	Е
1	0	0	0	0	0	1	0	1	1	1	1	1	1	0	Е
1	0	1	0	1	0	0	0	1	0	1	0	1	0	1	5
1	1	0	0	0	1	0	0	1	1	0	1	0	1	1	В
1	1	1	1	0	0	0	1	0	1	1	0	0	0	0	0

b) [10%] Dada la tabla de verdad siguiente:


а	b	С	d	f
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0 0 0 0 0 0 0 0 1 1 1	0 0 0	0 1 1 0 0 1 1	1 0 1 0 1 0 1	1 0 X 0 0 0 1 1 0 X
0		0	0	0
0	1 1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0 0	0 0	1	0
1	0	1	0	Х
1	0 0	1	0 1 0 1	0
	1		0	1
1 1 1	1	0 0 1	0 1 0	1 0 1 0
1	1	1	0	1
1	1	1	1	0

Obtened la expresión mínima a dos niveles para la función f mediante el método de Karnaugh.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00


El mapa de Karnaugh de la función f es el siguiente:



Del que obtenemos esta expresión mínima:

$$f = a \cdot d' + a' \cdot b' \cdot d + a' \cdot c \cdot d$$

c) [10%] Se quiere diseñar un circuito lógico combinacional, denominado CLC, con la estructura siguiente:



Las entradas X e Y representan números enteros de 8 bits, codificados **en signo y magnitud**. La salida Z, también **en signo y magnitud** de 8 bits, debe ser el número mayor entre X e Y.

Se pide que diseñéis el circuito CLC usando bloques y puertas combinacionales, y especificando claramente la anchura de los buses utilizados.

Para diseñar el circuito hay que determinar cuando uno de los números es mayor que el otro (X > Y en este caso).


X es más grande que Y si:

- 1. X es positivo e Y negativo (signo de X es 0 y signo de Y es 1), o bien si
- 2. Los dos son negativos y la magnitud de X no es más grande que la de Y, o bien si
- 3. Los dos son positivos y la magnitud de X es más grande que la de Y

Esta funcionalidad la implementa el circuito siguiente:



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00



PROBLEMA 3 [35%]

a) [15%] Diseñad el grafo de estados de un circuito secuencial, con dos entradas, e1 y e2 de un bit cada una, y una salida S de dos bits.



El circuito detecta si en dos ciclos consecutivos aparecen las secuencias 00 o 01 por la entrada e1, o si aparecen las secuencias 10 o 11 por la entrada e2. Una vez leídas las secuencias la salida será:

- 01, si se ha dado alguna de las secuencias, o bien
- 10, en caso de que no se dé ninguna de las secuencias descritas

En el primer ciclo, cuando aún no se ha acabado de leer las dos secuencias, la salida debe valer 00. Este proceso se repite cada dos ciclos. En el estado inicial la salida vale 10.

Ejemplo de funcionamiento:

Entrada e1	1	1	0	0	1	1	0	1	1	0	
Entrada e2	1	0	1	1	0	0	0	0	1	0	
Salida S	10	00	01	00	01	00	10	00	01	00	01

Debéis indicar, también, la funcionalidad de cada uno de los estados que conforman el grafo diseñado.




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00


Para conseguir el funcionamiento deseado, el circuito debe tener los siguientes estados:

Estado	Descripción	Salida
X1	Estado inicial. Secuencia e1=10 o 11 y e2=00 o 01	10
X2	Secuencia e1=00 o 01 o e2=10 o 11	01
X3	Se ha visto la entrada 00 o 01 o 11	00
X4	Se ha visto la entrada 10	00

El siguiente grafo representa el comportamiento deseado:




b) [20%] Dado el circuito siguiente.





Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00

Completad el cronograma que hay a continuación considerando que los valores mostrados en los buses están escritos en hexadecimal:



<u>Señal A>B</u>: La salida *A>B* del comparador se activa a 1 cuando la entrada *B* es menor que el valor 99h, es decir, *X*<99h.

<u>Señal Y</u>: El nuevo valor de Y será X en cada flanco si X<99h, es decir, Y⁺ = X si X<99h. En caso de que no se cumpla la condición el registro no se modifica.

<u>Señal c</u>: La señal c se activa si X>=99h y $y_7=1$, es decir, $c=(X>=99h) \cdot y_7$

<u>Señal /:</u> La señal / se activa si c = 1 o si c = 0 y $x_0 = 1$, es decir, $l = (X > 99h) \cdot y_7 + ((X < 99h) + y_7') \cdot x_0$

Señal M: La señal M depende de la señal c: M=X si c=0 o bien M=Z si c=1

<u>Señal Z:</u> El nuevo valor que tendrá Z en cada flanco se puede especificar como:

 $Z^+=Z$ si X>=99h y $y_7=1$


 $Z^+=X$ si (X<99h o $y_7=0$) y $x_0=1$

En caso de que no se cumpla ninguna condición el registro no se modifica.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	9/6/2021	19:00

Con estas especificaciones generales el cronograma queda de la forma siguiente:



PROBLEMA 4 [10%]

- a) [5%] ¿En qué consiste el cálculo de la instrucción siguiente?
 En determinar la dirección de memoria de la instrucción siguiente.
- b) [5%] ¿Qué es la unidad central de procesamiento o CPU?
 La máquina algorítmica que interpreta las instrucciones de una ISA determinada.