

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

Este enunciado también corresponde a las siguientes asignaturas:

• 81.518 - Fundamentos de computadores

Ficha técnica del examen

- No es necesario que escribas tu nombre. Una vez resuelta la prueba final, solo se aceptan documentos en formato .doc, .docx (Word) y .pdf.
- Comprueba que el código y el nombre de la asignatura corresponden a la asignatura de la que te has matriculado.
- Tiempo total: 2 horas Valor de cada pregunta: P1:20%; P2:35%; P3:35%; P4:10%
- ¿Se puede consultar material durante la prueba? No ¿Qué materiales están permitidos?
 Ninguno
- ¿Puede utilizarse calculadora? No ¿De qué tipo? Ninguno
- Si hay preguntas tipo test, ¿descuentan las respuestas erróneas? ¿Cuánto?
- Indicaciones específicas para la realización de este examen: Razonad todas las respuestas.
 Las respuestas sin justificar no serán puntuadas.

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

Enunciados

PROBLEMA 1 [20 %]

a) **[5 %]** Dados los números A = 1101110011 y B = 1101010011, que representan números enteros binarios codificados en complemento a 2 y 10 bits, calcula la operación A + B. Explica si se produce o no desbordamiento y por qué razón.

Para realizar la operación pedida en el ejercicio hacemos la operación de suma de $A_{(Ca2}$ y $B_{(Ca2)}$

El resultado es negativo en Ca2 por lo tanto no hay desbordamiento y acarreo final no se debe tener en cuenta en una suma de números negativos en Ca2.

b) **[5 %]** Dado el número *C* = 10100111 que representa un número natural expresado en binario natural con 8 bits, indica su valor en octal.

Para determinar el valor del número natural en binario a octal se hacen agrupaciones de tres bits para determinar su valor octal.

$$10100111_{12} = 010 \ 100 \ 111 = 247_{18}$$

También se puede encontrar el valor aplicando el TFN y haciendo divisiones por la base 8.

$$10100111_{12} = 1 \cdot 2^7 + 0 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 167_{(10)}$$

Aplicando divisiones sucesivas por la base 8 encontraremos el valor octal:

$$\begin{array}{rcl}
 167 & = & 20.8 & + & 7 \\
 20 & = & 2.8 & + & 4 \\
 2 & = & 0.8 & + & 2
 \end{array}$$

El valor buscado es 247₍₈

c) [10 %] Dado el formato de coma flotante siguiente:

S	Exponente	Mantisa		
13	12	9	8	0

Donde:

- El bit de signo (posición 13), S, vale 0 para cantidades positivas y 1 para negativas.
- El exponente se representa en exceso a 8, con 4 bits, desde la posición 12 a la 9.
- La mantisa está normalizada en la forma 1,X. Se representa con bit implícito y con 9 bits, desde la posición 8 a la 0.

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

• El método de aproximación que se aplica es el truncamiento.

Representa el número -93,35₍₁₀ en este formato de coma flotante.

Como el número que se quiere representar es negativo, se determina que el valor de S = 1. Aplicando las divisiones sucesivas a la parte entera obtenemos su equivalente binario:

$$93 = 46.2 + 1$$

$$46 = 23.2 + 0$$

$$23 = 11.2 + 1$$

$$11 = 5.2 + 1$$

$$5 = 2.2 + 1$$

$$2 = 1.2 + 0$$

$$1 = 0.2 + 1$$

Entonces la parte entera $93_{(10} = 1011101_{(2)}$

La codificación de la parte fraccionaría aplicando el algoritmo de la división entera será:

$$0.35 \cdot 2 = 0.70 = 0 + 0.70$$

 $0.70 \cdot 2 = 1.40 = 1 + 0.40$
 $0.40 \cdot 2 = 0.80 = 0 + 0.80$
 $0.80 \cdot 2 = 1.60 = 1 + 0.60$

Entonces la parte fraccionaria $0.35_{(10)} = 0.0101..._{(2)}$

El valor binario finalmente queda: 1011101,0101...(2)

Como que la mantisa se representa con bit implícito y con 9 bits nos quedaría

$$1011101,0101..._{(2)} = 1,0111010101..._{(2)} \cdot 2^{6}$$

Aplicando una aproximación por truncamiento y considerando que la mantisa debe ser de 9 bits, el valor final es

$$1,0111010101..._{(2} \cdot 2^6 = 1,0111010101_{(2} \cdot 2^6)$$

Respecto al exponente que toma por valor 6, se debe representar en exceso a 8, es decir:

$$8 + 6 = 14_{(10} = \frac{1110_{(2)}}{1110_{(2)}}$$

El valor en coma flotante pedido en el ejercicio es:

1 1110 011101010

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

PROBLEMA 2 [35%]

a) [5%] Especificad la función f como suma de mintérminos.

X	у	Z	W	f
0 0 0 0 0 0 0 0 1 1 1 1 1 1			0 1 0 1 0 1 0 1 0 1 0 1 0 1	
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	0 0 0 1 1 1 1 0 0 0	0	1	0
1	1	0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1	0	1 1 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1
1	1	1	1	0

La función f expresada como suma de mintérminos está formada por el sumatorio de los mintérminos de cada posición de la tabla en la que f vale 1. Así pues, la función f es:

$$f = x'y'z'w' + x'y'z'w + x'y'zw' + x'yz'w + x'yzw + xy'z'w' + xy'zw + xyzw'$$

b) [15%] Escribid la expresión algebraica mínima a dos niveles de la función g, obteniéndola mediante el método de Karnaugh. No hace falta de diseñéis el circuito mínimo a dos niveles.

а	b	С	d	g
0 0 0 0 0 0 0 0 1 1 1 1 1 1	0	0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1	X 1 X 0 1 0 0 0 0 X 0 1 1 X X 1
0	0	0	1	1
0	0	1	0	Х
0	0 0 0 0 1 1 1	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0		1	1	0
1	1 0 0 0 0	0	0	0
1	0	0	1	Х
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	Χ
1	1	1	0	Χ
1	1	1	1	1



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30


El mapa de Karnaugh para la función *g* es el siguiente:

ab cd	00	01	11	10
00	X	ㅜ	[-	0
01	1	0	X	X
11	0	0	1	1
10	X	0	X	0

Y obtenemos esta expresión mínima:

$$g = a'b'c' + bc'd' + ad$$

c) [15%] Dado el circuito lógico combinacional siguiente:



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

Se pide que rellenéis la tabla de verdad siguiente, que especifica la salida x, y, z, w en función de las entradas a, b, c. Hay que calcular previamente los valores intermedios indicados en la tabla.

Nota: No hace falta que expliquéis textualmente como obtenéis el valor de cada señal.

а	b	С	i 1	i 2	<i>i</i> 3	i 4	<i>i</i> 5	X	У	Z	W
0	0	0									
0	0	1									
0	1	0									
0	1	1									
1	0	0									
1	0	1									
1	1	0									
1	1	1									

En primer lugar, escribiremos la expresión algebraica correspondiente a cada punto intermedio y la simplificaremos aplicando las leyes de De Morgan siempre que sea posible.

- i1: (c' XNOR a+b). Cuando a+b=0 valdrá c y cuando a+b=1 valdrá c'.
- i2: (a+b NAND c). Cuando a+b=0 valdrá 1 y cuando a+b=1 valdrá c'.
- x: ((i1·a) NOR i2). Cuando i2=1 valdrá 0 y cuando i2=0 valdrá i1'.
- *i*5: *a*' ya que la entrada *B* del sumador siempre vale 0 y *cin*=1.
- *i*4: Si *a*=0, valdrá el bit menos significativo de la suma aritmética de (*b*+*c*). Si *a*=1, *cin*=1 y por tanto valdrá el bit menos significativo de la suma aritmética de (*b*+*c*+*cin*). Por lo tanto, *i*4=(*b*+*c*+*a*).
- i3: Es la salida de acarreo de la operación anterior.
- (*z*,*y*) es la salida de la ROM la cual contiene los valores 3,1,2,0 en las direcciones 0,1,2,3. La señal que llega a la entrada de direcciones de la ROM es (*i*4, *i*5).
- w: i3

а	b	С	i1	i2	i3	i4	i5	Х	У	Z	W
0	0	0	0	1	0	0	1	0	1	0	0
0	0	1	1	1	0	1	1	0	0	0	0
0	1	0	1	1	0	1	1	0	0	0	0
0	1	1	0	0	1	0	1	1	1	0	1
1	0	0	1	1	0	1	0	0	0	1	0
1	0	1	0	0	1	0	0	1	1	1	1
1	1	0	1	1	1	0	0	0	1	1	1
1	1	1	0	0	1	1	0	1	0	1	1




Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

PROBLEMA 3 [35 %]

a) [15 %] Considerad un circuito secuencial que tiene una señal de entrada de 1 bit (x), aparte de la señal de inicialización asíncrona, y dos señales de salida de 1 bit también (y y z).



El circuito debe permitir tener en la salida y el valor de la entrada x en el ciclo anterior y en la salida z el valor de la entrada x de dos ciclos antes. Las señales y y z deben tener el valor 0 inicialmente.

$$y_n = x_{n-1};$$
 $y_0 = 0$
 $z_n = x_{n-2};$ $z_0 = 0;$ $z_1 = 0$

Este comportamiento se repite de forma indefinida mientras no se produzca una nueva inicialización.

Ejemplo de funcionamiento:

٠,	• •									
	Entrada x	0	0	1	1	0	1	0		
	Salida y	0	0	0	1	1	0	1	0	
	Salida z	0	0	0	0	1	1	0	1	0

Dibujad el grafo de estados siguiendo el modelo de Moore que realice esta especificación. Hay que especificar textualmente cuál es el significado de cada uno de los estados que forman este grafo.


Para conseguir el funcionamiento deseado, el circuito debe tener los siguientes estados:

Estado	Descripción	Salida
E1	Estado inicial, la salida es 0 0 a la espera de recibir el primer valor de x. Se mantendrá en este estado si la entrada es 0. Las salidas son 00 porque la entrada en los dos estados anteriores han sido 0, o bien, todavía no ha habido suficientes ciclos desde que hemos inicializado el circuito.	0 0
E2	Las salidas de <i>y</i> y <i>z</i> son 1 y 0 respectivamente porque hace dos estados la entrada ha sido 0, y el estado anterior la entrada ha sido 1.	10
E3	Las salidas de <i>y</i> y <i>z</i> son 1 porque en los dos estados anteriores la entrada ha sido 1.	11
E4	Las salidas de <i>y</i> y <i>z</i> son 0 y 1 respectivamente porque hace dos estados la entrada ha sido 1 y el estado anterior la entrada ha sido 0.	0 1


El grafo representa el comportamiento deseado:



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30




b) [20 %] Considerad el siguiente circuito secuencial.



Se pide que completéis el siguiente cronograma a partir del circuito dado. Tened en cuenta que los 4 registros de BR se denominan R0, R1, R2 y R3, respectivamente.

Indicad textualmente el razonamiento hecho para todos los valores completados del cronograma entre $t_{\text{\tiny 0}}$ y $t_{\text{\tiny 1}}$.

Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30




Para rellenar el cronograma tenemos que mirar en qué momentos se carga el registro y el banco de registros y con qué valores. En relación con los momentos, vemos que el registro se carga en cada flanco ascendente de reloj siempre que *LD* sea 1 y *CLR* sea 0. Si *LD* es 0 la salida del registro se mantendrá en el valor que tenga cargado y si *CLR* es 0 la salida del registro será 0x00 de forma asíncrona.

En cuanto al banco de registros BR, observamos que tenemos por un lado la señal E que indicará si tenemos habilitada la escritura, y SE que nos indicará el registro en el cual se escribe la entrada IN. Por otro lado, tenemos SL (entrada de selección de registros) que nos indica el valor de qué registro se observará en todo momento en la salida del banco de registros, la cual está conectada a la entrada del registro.



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30



- a) [5%] ¿Qué es la arquitectura Harvard?
 - Una manera de construir las máquinas con una memoria para las instrucciones y otra para los datos.
- b) [5%] ¿Para qué se usan los módulos de acceso directo a memoria (DMA)?



Asignatura	Código	Fecha	Hora inicio
Fundamentos de computadores	75.562	27/1/2024	12:30

Para liberar a las CPU de las transferencias de información entre periféricos y memoria principal.