

05.56220132PAC3Solucio.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



Estamos de
Aniversario

De la universidad al
mercado laboral:
especialízate con los posgrados
de EOI y marca la diferencia.



EOI Escuela de
organización
industrial



saber más



05.562 • Fonaments de Computadors • PAC3 • 2013-14 • Estudis d'Informàtica Multimèdia i Telecomunicació



PAC3 - Tercera prova d'avaluació continuada

Presentació

Aquesta PAC es focalitza en els circuits seqüencials. Els circuits combinacionals ens permeten descriure funcionalitats d'un circuit però no ens permet guardar informació. Mitjançant biestables i registres podem guardar informació en memòria i fer circuit més complexos. En aquest PAC practicarem amb aquest tipus de circuits.

Competències

- Entendre el funcionament dels circuits lògics seqüencials i conèixer i saber aplicar tècniques de disseny de sistemes seqüencials.

Objectius

- Saber discernir, a partir de la funcionalitat que es vol que tingui un circuit lògic, si el circuit ha de ser de tipus seqüencial o combinacional.
- Conèixer el funcionament del biestable D i de totes les entrades de control que pot tenir.
- Saber analitzar un circuit seqüencial.
- Saber realitzar un cronograma a partir d'un circuit digital seqüencial.
- Saber analitzar un graf d'estats.
- Saber dissenyar un circuit qualsevol a partir de la descripció de la seva funcionalitat mitjançant el model de Moore.

Recursos


Els recursos que es recomana fer servir per aquesta PAC són els següents:

Bàsics: El mòdul 4 dels materials.

Complementaris: VerilCIRC, VerilCHART i el Wiki de l'assignatura.

Criteris de valoració

- Raoneu la resposta en tots els exercicis. Les respostes sense justificació no rebran puntuació.
- La valoració està indicada en cadascun dels subapartats.



Format i data de lliurament

- Per a dubtes i aclariments sobre l'enunciat, adreceu-vos al consultor responsable de la vostra aula.
- Cal lliurar la solució en un fitxer PDF fent servir una de les plantilles lliurades conjuntament amb aquest enunciat.
- S'ha de lliurar a través de l'aplicació de **Lliurament i registre d'AC** de l'apartat Avaluació de la vostra aula.
- La data límit de lliurament és el **7 de maig** (a les 24 hores).


Descripció de la PAC a realitzar



Enunciat

Exercici 1 (15%)

Donat el circuit següent:



- a) [10%] Analitzeu el circuit i construïu les taules de sortides i de transicions corresponents.

El circuit té un senyal d'entrada, x , i dos senyals de sortida, y_1 i y_0 , i està format per portes lògiques i biestables. Tres biestables formen la part central del circuit, de manera que es podrien guardar $2^3 = 8$ estats diferents.

Els nous estats es generen a partir del propi estat actual (els tres biestables) i del senyal d'entrada x , aplicant-hi lògica combinacional (portes lògiques). En concret:

- $d_2 = x \cdot q_0 + q_1 \cdot q_2'$
- $d_1 = x' \cdot q_0 + x \cdot q_0'$



- $d_0 = x'$

I les sortides es generen a partir de l'estat actual aplicant-hi lògica combinacional. En concret:

- $y_1 = q_0' + q_1$
- $y_0 = q_0 \cdot q_1' \cdot q_2$

Així doncs, la taula de transicions és la següent:

q_2	q_1	q_0	x	d_2	d_1	d_0
0	0	0	0	0	0	1
0	0	0	1	0	1	0
0	0	1	0	0	1	1
0	0	1	1	1	0	0
0	1	0	0	1	0	1
0	1	0	1	1	1	0
0	1	1	0	1	1	1
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	0	1	0	1	0
1	0	1	0	0	1	1
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	0	1	0	1	0
1	1	1	0	0	1	1
1	1	1	1	1	0	0

I la taula de sortides és la següent:


q_2	q_1	q_0	y_1	y_0
0	0	0	1	0
0	0	1	0	0
0	1	0	1	0
0	1	1	1	0
1	0	0	1	0
1	0	1	0	1
1	1	0	1	0
1	1	1	1	0

- b) [5%] Si haguéssiu de substituir la part combinacional d'aquest circuit per una sola ROM. Quina mida tindria aquesta?. Justifiqueu la resposta. No cal dibuixar la ROM.

La part combinacional d'aquest circuit es podria implementar amb una memòria ROM amb 4 bits d'adreces (que permetrien rebre el valor dels tres biestables i del senyal d'entrada x) i 5 bits de dades (que permetrien generar el valor pels tres biestables i pels senyals de sortida y_1 i y_0). Per tant, seria una memòria ROM de **16 paraules de 5 bits**.

**Exercici 2 (30%)**

Donat el graf d'estats següent:



- a) [10%] Escriviu la taula de transicions i la taula de sortides del sistema representat pel graf.


Estat	x_1	x_0	Estat+
E0	0	0	
E0	0	1	
E0	1	0	
E0	1	1	
E1	0	0	
E1	0	1	
E1	1	0	
E1	1	1	
E2	0	0	
E2	0	1	
E2	1	0	
E2	1	1	
E3	0	0	
E3	0	1	
E3	1	0	
E3	1	1	

BARCELÓ DESALIA

EN LA BIBLIO
SE ESTA BIEN

PERO EN UNA PISCINA
DE FIESTA, CON 1.000
PERSONAS MÁS,
SE ESTÁ MEJOR





Estat	$y_1 y_0$
E0	
E1	
E2	
E3	

A continuació es mostra la taula de transicions i la taula de sortides del sistema:

Estat	x_1	x_0	Estat+
E0	0	0	E0
E0	0	1	E3
E0	1	0	E1
E0	1	1	E1
E1	0	0	E3
E1	0	1	E2
E1	1	0	E0
E1	1	1	E2
E2	0	0	E0
E2	0	1	E3
E2	1	0	E1
E2	1	1	E2
E3	0	0	E2
E3	0	1	E3
E3	1	0	E2
E3	1	1	E0

Estat	$y_1 y_0$
E0	1 0
E1	0 1
E2	1 0
E3	0 0


BARCELÓ DESALIA

05.562 • Fonaments de Computadors • PAC3 • 2013-14 • Estudis d'Informàtica Multimèdia i Telecomunicació





- b) [10%] Completeu el cronograma següent amb el valor que prenen els senyals y_1 i y_0 , i el nom de l'estat en cada cicle.

Nota: Teniu disponible aquest exercici en VerilCHART.




Podem emplenar el cronograma a partir del graf d'estats o, de forma més còmoda, a partir de la taula de transicions i la taula de sortides. L'estat en cada cicle s'estableix en funció de l'estat en el cicle anterior i el valor dels senyals d'entrada x_0 i x_1 just en el moment del flanc de rellotge ascendent. La sortida en cada cicle s'estableix en funció de l'estat en què estigui el circuit en aquest cicle.





- c) [10%] Per implementar el graf es disposa d'un circuit basat en una memòria ROM i dos biestables connectats tal com es mostra en la següent figura:




Indiqueu el contingut (en hexadecimal) de la memòria ROM, suposant que els estats es codifiquen tal com es mostra en la taula següent:

Estat	q_1	q_0
E0	0	0
E1	0	1
E2	1	0
E3	1	1

Nota: Teniu disponible a VerilCIRC la comprovació de que tot el circuit seqüencial és correcte.

$M@$	M_{out}
0	
1	
2	
3	
4	
5	
6	
7	
8	
9	
A	
B	
C	
D	
E	
F	



Per poder implementar el graf d'estats mitjançant una memòria ROM cal tenir la taula d'excitacions incloent les funcions de sortida, tal i com es mostra a continuació:

Estat	X ₁	X ₀	Estat+	Sortida
00	0	0	00	10
00	0	1	11	10
00	1	0	01	10
00	1	1	01	10
01	0	0	11	01
01	0	1	10	01
01	1	0	00	01
01	1	1	10	01
10	0	0	00	10
10	0	1	11	10
10	1	0	01	10
10	1	1	10	10
11	0	0	10	00
11	0	1	11	00
11	1	0	10	00
11	1	1	00	00

A partir d'aquesta taula s'obté directament el contingut de la memòria ROM, que és el següent:

M@	M _{out}
0	2
1	E
2	6
3	6
4	D
5	9
6	1
7	9
8	2
9	E
A	6
B	A
C	8
D	C
E	8
F	0




Exercici 3 (25%)

Es vol dissenyar un circuit per controlar el funcionament d'un semàfor de vianants que permet creuar una via. El semàfor està normalment de color vermell, permetent el pas als cotxes que circulen per la via. Quan arriba un vianant que vol creuar la via, aquest ha de prémer el botó de pas disponible en el semàfor i esperar a que el semàfor es posi de color verd.

El funcionament del semàfor és el següent. Quan es prem el botó de pas, si fa **30** segons o més que el semàfor està vermell, aleshores el semàfor es posa de color verd durant **10** segons, però si fa menys de **30** segons que està vermell aleshores s'ha d'esperar a què passin els **30** segons des de que es va posar vermell per posar-se de color verd. Mentre el semàfor està de color verd el botó de pas no té cap efecte.


Per aquest motiu es vol dissenyar un circuit seqüencial de control del semàfor, anomenat **CS**, que es connecta a un altre circuit comptador de segons, anomenat **CT** (el circuit **CT** no l'heu de dissenyar), tal i com es mostra a continuació:



Heu de tenir en compte que el rellotge del circuit seqüencial té un període **T** molt més petit que 1s ($T \ll 1s$). Per tant, el circuit comptador de segons tardarà milers de transicions a comptar 1 segon.

El circuit **CS** disposa dels senyals següents:

- Un senyal d'entrada **B** d'un bit que indica que s'ha premut el botó per sol·licitar pas. Quan es prem el botó aquest senyal es posa a 1 durant un cicle.
- Un senyal de sortida **CO** d'un bit que indica el color del semàfor: quan el senyal **CO** val 0 el semàfor està de color vermell, i quan val 1 el semàfor està de color verd.
- Un senyal de sortida **IC** d'un bit, connectat al circuit **CT**, que es posa a 1 durant un cicle quan el semàfor canvia de color. En aquest moment el circuit **CT** iniciarà el comptatge de cicles: si **CO** val 0 (està de color vermell) aleshores comptarà **30** segons, i si **CO** val 1 (està de color verd) aleshores comptarà **10** segons.
- Un senyal d'entrada **FC** d'un bit, connectat al circuit **CT**, que indica que ha acabat el comptatge, és a dir, que ha passat el temps previst. Quan això passa, el senyal **FC** es posa a 1 durant un cicle.



A l'estat inicial el semàfor es posa en vermell i activa el senyal **IC** d'inici de comptatge.


Per tant, el circuit **CT** (que no heu de dissenyar) controla si el semàfor porta **10** segons en color verd o **30** segons en color vermell. Si l'entrada **C** val 1 i l'entrada **I** es posa a 1 (durant un cicle) comença a comptar **10** segons, i si l'entrada **C** val 0 i l'entrada **I** es posa a 1 (durant un cicle) comença a comptar **30** segons. En acabar el comptatge, posa el senyal **F** a 1 durant un cicle.

Es demana:


- a) [10%] Identifiqueu els estats que requereix el circuit **CS** i expliqueu el sentit de cada un d'ells.

Segons les especificacions descrites, el circuit ha de tenir els estats següents:

- **E0:** El semàfor porta una bona estona de color vermell (més de **30** segons) i no s'ha premut el botó **B**. Es permet el pas als cotxes que circulen per la via i no hi ha cap vianant esperant.
- **E1:** El semàfor es posa de color verd, primer cicle de rellotge en el qual s'activa el senyal **IC** d'inici de comptatge. Es permet el pas dels vianants.
- **E2:** El semàfor està de color verd, ja ha passat el primer cicle però encara no han passat **10** segons. Es permet el pas dels vianants.
- **E3:** El semàfor es posa de color vermell, primer cicle de rellotge en el qual s'activa el senyal **IC** d'inici de comptatge. Es permet el pas als cotxes que circulen per la via. Aquest és l'estat inicial.
- **E4:** El semàfor està de color vermell, ja ha passat el primer cicle de rellotge però encara no han passat **30** segons, i no s'ha premut el botó **B**. Es permet el pas als cotxes que circulen per la via i no hi ha cap vianant esperant.
- **E5:** El semàfor està de color vermell, ja ha passat el primer cicle de rellotge però encara no han passat **30** segons, i es prem el botó **B**. Es permet el pas als cotxes que circulen per la via i hi ha algun vianant esperant.



b) [15%] Dibuixeu el graf d'estats del circuit **CS**.



Assumim l'estat **E0**, en el qual el semàfor porta ja un cert temps de color vermell, com l'estat en el que està habitualment el semàfor. En aquest cas ja no s'espera que arribi cap senyal **FC** de final de comptatge i només es canviarà d'estat quan es premi el botó **B**. En aquest moment el semàfor es posarà de color verd.

Mentre el semàfor està de color verd, durant el primer cicle s'ha de generar un pols d'inici de comptatge (l'estat **E1** posa el senyal **IC** a 1) i la resta del temps fins arribar a **10** segons el sistema no variarà (estat **E2**) fins rebre el senyal **FC** de final de comptatge. En aquest moment el semàfor es posarà de color vermell (estat **E3**).


Quan el semàfor es posa de color vermell, durant el primer cicle s'ha de generar un pols d'inici de comptatge (l'estat **E3** posa el senyal **IC** a 1). A partir d'aquest moment cal esperar **30** segons per tornar a l'estat inicial, en el qual el semàfor portaria ja un cert temps de color vermell. Però durant aquest temps poden passar dues coses: que es premi el botó de pas **B** (estat **E5**) o que no es premi (estat **E4**). Un cop es rep el senyal **FC** de final de comptatge el semàfor es mantindrà en color vermell si no s'ha premut el botó **B** (estat **E0**) o es posarà de color verd si s'ha premut (estat **E1**).

Com a optimització d'aquest sistema es podria simplificar la solució detectant alguns cassos que no es poden produir mai. Per exemple, si el semàfor està de color vermell i ja han passat més de **30** segons, segur que no es rebrà el senyal **FC** de final de comptatge. Per tant, la transició que uneix **E0** amb **E1** podria ser 10, quedant el cas 11 com a *don't care*. Tampoc es rebrà el senyal **FC** durant el primer cicle d'haver-se produït un canvi de color (estats **E1** i **E3**).




Exercici 4 (30%)


Donat el circuit següent:



en el qual pel senyal d'entrada **D** arriben dades de 8 bits i per les entrades **e** i **in** dades d'1 bit.


Completeu el cronograma següent. Tots els valors estan en hexadecimal. Indiqueu textualment el procés per trobar els valors de la sortida **A<B** del comparador, dels registres i del biestable per a tots els cicles que considereu rellevants.






Nota: Teniu disponible aquest exercici en VerilCHART, on el senyal **Biestable** s'ha renombrat a **b** y el senyal **A<B** a **cmp**.

Recomanació: No simuleu el circuit amb VerilUOC ja que l'objectiu de l'exercici és saber analitzar un circuit seqüencial sobre paper. Si a l'examen apareix un exercici com aquest no tindreu l'ajuda del programari.



El biestable **D** es carrega amb el valor del senyal d'entrada **e**. Com que és un bloc síncron les càrregues es realitzen en els flancs ascendents. A més, el senyal de reset **R** està connectat al senyal **in**. Com que aquest és un senyal síncron, el biestable es posarà a zero just en l'instant que **in** es posi a 1. Per aquest motiu el biestable està inicialment a zero (**in** val 1) i es posa a zero enmig de dos flancs de rellotge (asíncronament) entre els flancs 14 i 15 de rellotge. La resta de transicions es produeixen síncronament en el moment del flanc ascendent.

El registre **R1** es carrega amb les dades que hi ha al senyal d'entrada **D** sempre que el senyal **load** (el senyal d'entrada **e**) estigui a 1. Aquests senyals són síncrons, així que la càrrega es realitzarà únicament en els flancs ascendents. A més, cal tenir en compte que el senyal d'entrada **in** està connectat al senyal **clear** del registre. Com que el senyal **clear** és asíncron, el registre es posarà a zero en l'instant que **in** es posi a 1. En el primer cicle, com que el senyal **in** està a 1 el valor de **R1** es manté a 00. Després es van carregant els valors de **D** a cada flanc sempre que **e** valgui 1 (tots els cicles excepte quan li tocava carregar els valors 50, 15 i 05). Finalment, quan el senyal **in** es torna a posar a 1 el registre es posa novament a 00.



El registre **R2** es carrega amb el valor del registre **R1** sempre que el senyal **load** estigui a 1. Al igual que amb el registre anterior, els senyals **load** i **clear** estan connectats a **e** i **in** respectivament. Per tant, el registre **R2** s'anirà carregant amb el valor de **R1** amb un cicle de retard, i deixarà de carregar i es posarà a zero (reset) en el mateix moment que ho faci **R1**.

El senyal **A<B** es posa a 1 quan **A** (el valor de **R2**) és més petit que **B** (el valor de **R1**). Aquest senyal és asíncron (no funciona en sincronia amb els flancs ascendents del rellotge) i, per tant, va prenent valors instantàniament en funció dels valors d'aquests dos registres.

El registre **R3**, al igual que el registre **R1**, es carrega amb les dades que hi ha al senyal d'entrada **D** sempre que el senyal **load** estigui a 1. En aquest cas, però, el senyal **load** està connectat a la sortida del biestable **D**. Cal tenir en compte, però, que el biestable canvia de valor just en els flancs (a diferència del senyal **e**, per exemple). En aquest cas, tal i com s'explica a la documentació, es pren com a valor de **load** el valor que hi ha "just abans del flanc", i això pot portar a confusió. Per exemple, en el segon flanc el biestable es posa a 1, però just abans del flanc el biestable val 0. Per tant, en aquest segon flanc el registre **R3** no es carrega amb cap valor ja que es considera que el senyal **load** està a zero.

Finalment, el registre **R4** es carrega amb el valor del registre **R3** (amb un cicle de retard). Al igual que amb el registre anterior, el senyal **load** està connectat a la sortida del biestable **D** i, per tant, caldrà considerar el seu valor just abans dels flancs.