

75.56220142PEC3Solucion.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



Estamos de
Aniversario

De la universidad al
mercado laboral:
especialízate con los posgrados
de EOI y marca la diferencia.



EOI Escuela de
organización
industrial



saber más



PEC3 - Tercera prueba de evaluación continuada

Presentación

Esta PEC se focaliza en los circuitos secuenciales. Los circuitos combinacionales nos permiten describir funcionalidades de un circuito pero no nos permite guardar información. Mediante biestables y registros podemos guardar información en memoria y hacer circuitos más complejos. En este PEC practicaremos con este tipo de circuitos.

Competencias

- Entender el funcionamiento de los circuitos lógicos secuenciales y conocer y saber aplicar técnicas de diseño de sistemas secuenciales.

Objetivos

- Saber discernir, a partir de la funcionalidad que se quiere que tenga un circuito lógico, si el circuito tiene que ser de tipo secuencial o combinacional.
- Conocer el funcionamiento del biestable D y de todas las entradas de control que puede tener.
- Saber analizar un circuito secuencial.
- Saber realizar un cronograma a partir de un circuito digital secuencial.
- Saber analizar un grafo de estados.
- Saber diseñar un circuito cualquiera a partir de la descripción de su funcionalidad mediante el modelo de Moore.

Recursos

Los recursos que se recomienda utilizar para esta PEC son los siguientes:

Básicos: El módulo 4 de los materiales.

Complementarios: VerilCIRC, VerilCHART y el Wiki de la asignatura.

Criterios de valoración

- Razonad la respuesta en todos los ejercicios **que se pida**. Las respuestas sin justificación no recibirán puntuación.
- La valoración está indicada en cada uno de los subapartados

Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado debéis dirigirlos al consultor responsable de vuestra aula.




- Hay que entregar la solución en un fichero PDF utilizando una de las plantillas entregadas conjuntamente con este enunciado.
- Se debe entregar a través de la aplicación de **Entrega y registro de EC** del apartado Evaluación de vuestra aula.
- La fecha límite de entrega es el **6 de mayo** (a las 24 horas).

Solución



Ejercicio 1 (15%)

Dado el circuito siguiente:



Completad el siguiente cronograma y razonad el valor de **S1** entre t_3 y t_6 y **S2** entre t_5 y t_6 .

Nota: tenéis disponible el ejercicio en VerilCHART



El biestable es un dispositivo que permite guardar un bit de información. El funcionamiento de un biestable con entradas asíncronas (**Reset** y **Set**) y señal de carga (**L**) es el siguiente:

- Las entradas asíncronas son prioritarias y actúan de manera instantánea. En el momento que **Reset** se pone a 1 el biestable se pone a 0, y en el momento que **Set** se pone a 1 el biestable se pone a 1. Es imposible que en un mismo instante **Set** y **Reset** valgan 1.
- Si las entradas asíncronas valen 0, el biestable se carga con el valor de su entrada **D** cuando se produce un flanco ascendente del reloj y la señal de carga (**load**) vale 1.

Si un biestable tiene las entradas asíncronas a 0 y la señal de carga (**load**) vale 1 el biestable se carga con el valor de su entrada **D** cuando se produce un flanco ascendente del reloj.

Primero completamos la salida **S1**, ya que **S2** depende del valor de esta. La evolución de la salida **S1** entre los instantes t_0 y t_{10} es la siguiente:


- **S1** mantiene su valor inicial (**S1**=0) hasta el momento en que la señal **Set** se pone a 1 entre los instantes t_1 y t_2 , que hace que **S1** pase a 1.
- **S1** mantiene su valor a 1 hasta el flanco ascendente del instante t_3 en el que la entrada **L** vale 1, en ese instante como que la entrada **a** vale 0 el biestable se modifica a 0, **S1**=0.
- En los flancos ascendentes de los instantes t_4 y t_5 la entrada **L** continua valiendo 1 y las entradas asíncronas 0, por lo tanto el biestable se carga con el valor de su entrada **a**, se modifica a 1 en t_4 y mantiene este valor en t_5 .
- Entre t_5 y t_6 la entrada asíncrona **Reset** pasa a 1, esto hace que el biestable se modifique a 0, **S1**=0.
- En el flanco ascendente del instante t_6 las entradas **L** y **Reset** valen 1. Al ser la entrada asíncrona prioritaria la entrada **L** no tiene efecto, por lo tanto **S1** continua valiendo 0.
- En los flancos ascendentes de los instantes t_7 y t_8 la entrada **L** continua valiendo 1 y las entradas asíncronas 0, por lo tanto el biestable se carga con el valor de su entrada **a**, se modifica a 1 en el instante t_7 y a 0 en el t_8 .

Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.




75.562 • Fundamentos de Computadores • PEC3 • 2014-15 • Estudios de Informática Multimedia y Telecomunicaciones



- Entre los instantes t_8 y t_9 la entrada asíncrona **Set** pasa a 1, esto hace que el biestable se ponga a 1, **S1**=1. A partir de este momento tanto la entrada **L** como las entradas asíncronas valen 0 por lo tanto el biestable no cambia de valor manteniéndose el valor de **S1** a 1 hasta el final.

A continuación completamos la salida **S2**, que es la salida del segundo biestable. Como sus entradas asíncronas valen siempre 0 y la entrada **load** siempre 1, tomará en cada flanco ascendente el valor de la salida de la puerta AND (**b·S1**) en el instante inmediatamente anterior a cada flanco.


La salida de puerta AND vale 0 en todos los instantes inmediatamente anteriores a los flancos ascendentes exceptuando el instante inmediatamente anterior al flanco ascendente del instante t_5 que vale 1. Por lo tanto **S2** vale siempre 0 excepto entre los instantes t_5 y t_6 que vale 1.





Ejercicio 2 (15%)

Dado el grafo de estados siguiente:



Completad el siguiente cronograma y razonad el valor del estado de las salidas **y y z** entre t_2 y t_3 .



Nota: tenéis disponible el ejercicio en VerilCHART

BARCELÓ DESALIA

EN LA BIBLIO
SE ESTA BIEN


PERO EN UNA PISCINA
DE FIESTA, CON 1.000
PERSONAS MÁS,
SE ESTÁ MEJOR





El estado en cada ciclo se establece en función del estado en el ciclo anterior y el valor de las señales de entrada a y b en el flanco ascendente del reloj (cuando finaliza el ciclo anterior).

La salida en cada ciclo se establece en función del estado en que esté el circuito en este mismo ciclo




Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.





75.562 • Fundamentos de Computadores • PEC3 • 2014-15 • Estudios de Informática Multimedia y Telecomunicaciones



Transición que se debe razonar según el enunciado: Como en el ciclo anterior al flanco ascendente del instante t_2 el circuito se encuentra en el estado **E0** y en ese instante las entradas **a** y **b** valen 01, el circuito pasa al estado **E1**. Por lo tanto entre los instantes t_2 y t_3 el circuito está en el estado **E1**.


Como la salida solo depende del estado en que se encuentra el circuito, entre los instantes t_2 y t_3 las salidas **y** y **z** son las que corresponden al estado **E1**, es decir, 10.





Ejercicio 3 (25%)


Dado el grafo de estados siguiente:



a) (10%) Escribid la tabla de transiciones del sistema.

Estado actual	e	Estado siguiente
E0	0	
E0	1	
E1	0	
E1	1	
E2	0	
E2	1	
E3	0	
E3	1	
E4	0	
E4	1	
E5	0	
E5	1	

La tabla de transiciones establece cual es el estado en el ciclo siguiente a partir del valor que toman las señales de entrada.



Estado actual	e	Estado siguiente
E0	0	E3
E0	1	E1
E1	0	E4
E1	1	E2
E2	0	E0
E2	1	E5
E3	0	E4
E3	1	E3
E4	0	E4
E4	1	E2
E5	0	E0
E5	1	E4


b) (5%) Escribid la tabla de salidas del sistema.

Estado	$s_2s_1s_0$

La tabla de salidas determina el valor de las señales de salida para cada estado.

Estado	$s_2s_1s_0$
E0	111
E1	110
E2	101
E3	100
E4	011
E5	010

c) (10%) ¿Cuál o cuáles de los siguientes circuitos, basados en memoria ROM y biestables, permiten implementar el grafo de estados del enunciado? Tened en cuenta que en cada circuito hay un número diferente de biestables, de entradas y de salidas. En caso de que ningún circuito permita implementarlo, dibujad el circuito que permite implementar el grafo de estados del enunciado.



La implementación de un grafo de estados con un circuito con una sola memoria ROM se basa en que esta memoria almacena las tablas de transiciones y de salidas, mientras que el estado del sistema se almacena en biestables.

El número mínimo de biestables necesarios para implementar un grafo de estados es el mismo que el número de variables necesarias para codificar los estados. Al haber 6 estados se necesitan 3 variables, por lo tanto son necesarios como mínimo 3 biestables.

La memoria ROM, como mínimo, ha de tener tantos bits de dirección como la suma de los bits necesarios para codificar los estados (3) y los bits de entrada (1, e), y cada palabra tiene que tener como mínimo los bits necesarios para almacenar el estado siguiente (3) más los bits de salida (3, s_2 , s_1 y s_0).


Por lo tanto, para implementar este grafo con una sola ROM el circuito mínimo ha de tener 3 biestables, una ROM de 16 palabras (4 bits de direcciones) de 6 bits, 1 entrada de datos y 3 salidas.

A pesar de que al Circuito-4 le sobra un biestable y, en consecuencia, un bit de entrada a la ROM, es el único que permite implementar el grafo de estados del enunciado.



Ejercicio 4 (25%)


Dado el circuito siguiente:



Completad el cronograma siguiente donde **R0**, **R1**, **R2** y **R3** son registros del Banco de Registros y su valor está en hexadecimal:

Razonad el valor de **R1** entre t_1 y t_2 , **R3** entre t_9 y t_{10} , y **out_reg** entre t_4 y t_5 y entre t_8 y t_9 .

Nota: tenéis disponible el ejercicio en VerilCHART.




Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.




75.562 • Fundamentos de Computadores • PEC3 • 2014-15 • Estudios de Informática Multimedia y Telecomunicaciones



En el banco de registros que estudiamos en la asignatura el valor de la salida **Dout** siempre es el contenido del registro que indica la entrada **SEL** y en los flancos ascendentes en los que la señal **E** vale 1 se modifica el registro que indica la entrada **SE** con el valor que hay en **Din**.

En los flancos ascendentes de los instantes t_0 , t_1 , t_2 y t_9 al ser **L=0**, la entrada **E** vale 1 por lo tanto se modifican los registros que indica la entrada **SEL** en el instante inmediatamente anterior al flanco ascendente con la salida del registro **REG** (**out_reg**) en ese mismo instante. En el instante t_0 el registro **R2** toma el valor 10h, en los instantes t_1 y t_2 el registro **R1** toma el valor 10h y en el instante t_9 el registro **R3** toma el valor 02h.

Entre los flancos ascendentes de los instantes t_3 y t_8 y en el del instante t_{10} no se modifica ningún registro del banco ya que la entrada **E** vale 0, en cambio en cada uno de estos flancos ascendentes se modifica el registro **REG**. En los flancos ascendentes de los instantes t_3 , t_4 , t_8 y t_{10} al ser **M=0** se modifica **REG** con el valor del registro que indica **SEL** en el instante inmediatamente anterior al flanco, así en t_3 el registro **REG** toma el valor del registro **R0** (**out_reg=02h**), en t_4 el del registro **R3** (**out_reg=B0h**), en el instante t_8 el del registro **R0** (**out_reg=02h**) y en el del t_{10} el del registro **R2** (**out_reg=10h**). Y en los instantes t_5 , t_6 y t_7 al ser **M=1** se modifica **REG** con el resultado de la suma del valor de **REG** y del registro que indica **SEL** en el instante inmediatamente anterior al flanco ascendente, así en t_5 **REG** toma el valor de la suma de **REG** más **R0** (**out_reg= B0h+02h=B2h**), en el instante t_6 el de la suma de **REG** más **R0** (**out_reg=B2h+02h=B4h**), y en el instante t_7 el de la suma de **REG** más **R2** (**out_reg=B4h+10h=C4h**).



Ejercicio 5 (20%)

Dibujad el grafo de estados de un circuito de dos entradas (**a**, **b**) y una salida **c** tal que la salida **c** se active cuando la entrada **b** es 0 y la entrada **a** en el ciclo anterior es 0. Inicialmente, la salida **c** tiene que valer 0. Notad que se puede realizar detecciones con solapamiento, es decir, que cuando se ha reconocido una secuencia, puede ser que haya otra en curso, si a vale 0.

Ejemplo de funcionamiento:

Entrada a	0	1	0	0	1	0	1	0	0	1	1	0	0	1	0	
Entrada b	0	0	0	1	0	0	1	1	0	1	1	1	0	0	0	
Salida c	0	0	1	0	0	1	0	0	0	1	0	0	0	1	1	0

Explicad textualmente cuál es la funcionalidad que tiene cada uno de los estados.

El circuito ha de reconocer la secuencia de entradas (0,x)(x,0) con solapamiento.

Para conseguir el funcionamiento deseado el circuito debe tener los siguientes estados:

Estado	Descripción	Salida
E1	Estado inicial. No se ha reconocido nada de la secuencia	0
E2	Se ha reconocido la primera parte de una posible secuencia, a =0.	0
E3	Se ha reconocido la secuencia y la primera parte (a =0) de una posible nueva secuencia	1
E4	Se ha reconocido la secuencia pero no se ha reconocido nada de una posible nueva secuencia	1

El siguiente grafo de estados representa el comportamiento deseado:

