

PEC3-Solucion.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



Estamos de
Aniversario

De la universidad al
mercado laboral:
especialízate con los posgrados
de EOI y marca la diferencia.



EOI Escuela de
organización
industrial



saber más

75.562 · Fundamentos de Computadores · 2015-16PEC3 - Tercera prueba de evaluación continuada

Apellidos:

Nombre:

Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado debéis dirigiros al consultor responsable de vuestra aula.
- Hay que entregar la solución en un fichero PDF utilizando una de las plantillas entregadas conjuntamente con este enunciado.
- Se debe entregar a través de la aplicación de **Entrega y registro de EC** del apartado Evaluación de vuestra aula.
- La fecha límite de entrega es el **25 de noviembre** (a las 24 horas).
- **Razonad la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.**


Respuestas**Ejercicio 1 [15%]**

a) Como la señal de **carga (load)** está a 1 el biestable se comportará como un biestable D normal.

Cargaremos valores en el biestable en los **flancos ascendentes de reloj (clk)**. Tenemos la **entrada a, que corresponde con D**, y la **salida z, que corresponde con Q**. Por tanto, en la salida z, tendremos lo que tenemos cargado en a en cada flanco ascendente de reloj.

La **evolución de la salida z entre los instantes t0 a t10** es la siguiente:


- La **salida z** cambia su valor inicial en **t0 a 1** porque la entrada a está a 1.
- En el flanco siguiente, **entre t1 y t2, la entrada a está a 0, por tanto la salida z cambia su valor a 0.**
- Entre t2 y t3, el valor de z **se mantiene a 0**, ya que la entrada a, está a 0.
- Entre t3 y t4, z **sigue manteniéndose a 0**, porque a vuelve a estar a 0.
- Entre t4 y t5, z **cambia su valor a 1, ya que a está a 1.**
- En el siguiente intervalo, t5 y t6, z **vuelve a cambiar su valor a 0**, porque la entrada a está a 0.
- En el intervalo t6 y t7, la salida z **cambia de nuevo a 1**, ya que a está a 1.
- Entre t7 y t8, z **vuelve a cambiar de valor a 0**, porque a está a 1.
- En el siguiente intervalo, t8 y t9, z **mantiene su valor en 0**, ya que la salida a está a 0.
- Entre t9 y t10, z **cambia su valor a 1**, ya que a está a 1.



- El último intervalo, t_{10} en adelante, z se vuelve a poner a 0, porque a está a 0.

Nota: En la evolución de la salida z , subrayo en verde, la evolución de los instantes pedidos en el enunciado del ejercicio.

El **cronograma** quedaría:



b) El circuito está formado por **dos registros**.

El primero de los registros, **REG1**, tiene una **entrada x** y la señal **load a 1**, por tanto, la salida z_1 obtenemos lo que tenemos en la entrada x en cada **flanco ascendente de clk** ; además, **no tenemos señal de reset**, por tanto, asumimos que su valor en todo momento será 0, por lo que no afectará en ningún momento a los valores de salida de z_1 .

La **evolución de la salida z_1 entre los instantes t_0 a t_{10}** es la siguiente:

- Inicialmente tenemos cargado en la entrada x 02h, por tanto, entre los instantes t_0 a t_1 en la salida z_1 tendremos 02h.
- Entre t_1 y t_2 , en el siguiente flanco ascendente, tenemos en x 03h, por tanto, en z_1 tendremos 03h.
- Entre t_2 y t_3 , en la entrada x tenemos 04h, por lo que en z_1 tendremos 04h.
- Entre t_3 y t_4 , en el flanco ascendente x es igual a 05h, por tanto, z_1 es igual a 05h.
- t_4 y t_5 , $z_1 = 06h$.
- t_5 y t_6 , $z_1 = 07h$.
- t_6 y t_7 , $z_1 = 08h$.
- t_7 y t_8 , $z_1 = 09h$.
- t_8 y t_9 , $z_1 = 0Ah$.



- **t9 y t10, z1 = 0Bh.**
- **t10 en adelante, z1 = 0Ch.**

Nota: En la evolución de la salida z1, subrayo en verde, la evolución de los instantes pedidos en el enunciado del ejercicio.

En el segundo de los registros, **REG2**, la **entrada es la salida z1 de REG1**; tiene una **entrada car en bad**, la cual habrá que tener en cuenta su valor, ya que si está en 1 se irán cargando los datos que tenemos en z1, y si está a 0 no se cargará nada; y tiene una **entrada ini en reset**, que también tendremos en cuenta, ya que si está a 0 se irán cargando los datos cargados en z1, pero en cambio si está a 1 el biestable se pondrá a 0. Por tanto, para obtener la salida z2, iremos observando los valores que tenemos en la salida z1 en cada flanco ascendente de reloj, pero teniendo siempre en cuenta las señales car e ini.


La **evolución de la salida z2 entre los instantes t0 a t10** es la siguiente:

- Inicialmente el valor de la entrada z1 es 02h, por tanto, **entre t0 y t1**, observando el primer flanco ascendente de reloj, en **z2 tendremos 02h**.
- **Entre t1 y t2**, cuando comienza el flanco ascendente de reloj, en z1 seguimos teniendo 02h, por lo que **en z2 tendremos 02h**.
- **Entre t2 y t3**, **en z2 tendremos 03h**, ya que en el intervalo anterior, al terminar el flanco ascendente de reloj, en z1 se cargó 03h, y al comienzo del siguiente flanco ascendente seguimos teniendo 03h.
- **Entre t3 y t4**, **en z2 tendremos 04h**, ya que en z1 se cargó, en el intervalo anterior, dicho valor cuando terminó el flanco ascendente, y al comienzo del flanco ascendente siguiente el valor de z1 sigue siendo 04h. Al terminar el flanco ascendente de reloj de este intervalo, la señal car se pone a 0, por tanto, a este intervalo no le afecta dicha señal.
- **Entre t4 y t5**, la señal car está a 0, por lo que tenemos en ese intervalo cargado en z1 no se carga, y por tanto, **la salida z2 seguirá teniendo el valor del intervalo anterior, en este caso, 04h**.
- **Entre t5 y t6**, en este intervalo la señal car sigue siendo 0, por tanto, ocurre lo mismo del intervalo anterior, siendo la salida z2 **igual a 04h**.
- **Entre t6 y t7**, la señal car sigue siendo 0, por lo que en z2 **seguimos teniendo 04h**. Al término del flanco ascendente de reloj de este intervalo la señal car cambia a 1, por tanto, dicho valor afectará en el siguiente intervalo.
- **Entre t7 y t8**, tendremos en cuenta que en el intervalo anterior en z1 teníamos cargado 08h, por tanto, al comienzo del flanco ascendente de reloj, del intervalo actual, seguimos teniendo 08h, por lo que **en z2 tendremos 08h**.
- **Entre t8 y t9**, **en z2 tendremos el valor 09h**, ya que en el anterior intervalo, teníamos en z1 dicho valor, y al comienzo del flanco ascendente del actual intervalo seguimos teniendo ese valor. Además, hay que tener en cuenta, que durante este intervalo la señal ini se pone a 1 y posteriormente a 0, por tanto, desde que dicha señal se pone a 1 hasta el siguiente flanco ascendente, el biestable se pondrá a 0, por tanto, **en z2 cargaremos 00h desde que ini se pone a 1 hasta el siguiente intervalo**.
- **Entre t9 y t10**, en el intervalo anterior en z1 teníamos 0Ah, por tanto, en **z2 tendremos 0Ah**.
- **En t10 en adelante**, en z1 teníamos en el anterior intervalo 0Bh, por lo que en **z2 tendremos cargado 0Bh**.

Nota: En la evolución de la salida z2, subrayo en verde, la evolución de los instantes pedidos en el enunciado del ejercicio.




El **cronograma** quedaría:




Ejercicio 2 [25%]

En primer lugar, describiremos el **comportamiento del circuito**.

El circuito está formado por:





El funcionamiento del circuito es:

Las **entradas del comparador** son **X (A)** y la **salida S del registro REG2 (B)**, la **salida que controlamos del comparador es $A > B$** , es decir, si X es mayor que la salida S del registro REG2. Dicha salida del comparador es la **entrada del load del registro REG1 y la entrada de control del multiplexor**, por tanto, mientras no se cumpla la condición de que X sea mayor que la salida S del registro REG2, no se activa el registro REG1. En el **multiplexor**, la **entrada 1 es X y la entrada 0 es la salida S del registro REG2**, por lo que, cuando se cumpla la condición del comparador la salida del multiplexor será X, y en caso contrario, la salida será la salida S del registro REG2; **la salida del multiplexor es la entrada E del registro REG2**, y por tanto, **basándonos en los flancos ascendentes de clk del registro REG2 y dicha entrada, obtendremos la salida S de dicho registro**. Volviendo atrás, dijimos que el registro REG1 se activaba en caso de que cumpliera la condición del comparador; al activarse, **la salida S del registro REG1, de n bits, es una de las dos entradas del sumador (A), la otra otra entrada es cualquier valor de n bits (B); la salida S del sumador es la entrada E del registro REG1, en el cual, mirando los flancos ascendentes de clk y la entrada E, obtenemos la salida S de dicho registro**.

a) El progreso de los valores del registro REG2 **depende de que X sea mayor que la salida S de REG2, a su paso por el comparador y el multiplexor**.

Mientras que la entrada A del comparador, en nuestro circuito X, no sea mayor que la salida S del registro REG2, que es la entrada B del comparador, por la salida del comparador $A > B$ sacaremos un 0, y por tanto, en el multiplexor, se activa la entrada 0, que es la salida S de REG2. Esto conlleva, que lo mismo que teníamos en la salida del registro, entra en la entrada E del registro, y dicha entrada de REG2 con los flancos ascendentes de clk nos dará otra salida S de REG2. En cambio, si X es mayor que la salida S de REG2, el valor de la salida $A > B$ será un 1, por tanto, se activará en el multiplexor la entrada 1, por lo que en la entrada E de REG2 meteremos el valor de X, y comparándola con el clk del registro obtendremos otra salida S de REG2.

b) El progreso de los valores del registro REG1 **depende, en primer lugar, en que se active el registro REG1, y una vez activado, dependerá del sumador**.

El registro REG1, solo se activará en el caso de que se cumpla la condición del comparador $A > B$, es decir, que X sea mayor que la salida S del registro REG2. En ese caso, el registro REG1 se activa porque entra un 1 en el load de dicho registro. Una vez activado, se observa que tenemos un sumador de n bits, cuyas entradas son cualquier valor de n bits y la salida S de REG1; al estar unida la salida del registro REG1 a una de las entradas del sumador, la salida S del sumador expresa la suma acumulada de los valores desde la inicialización del registro REG1, siendo dicha salida la entrada E del registro REG1, de la cual, junto con los flancos ascendentes de clk de dicho registro, obtenemos la salida de REG1.

c) La **entrada X no afecta en ningún momento al registro REG1**, ya que REG1 se activa si sale del comparador un 1 entrando en el load de dicho registro.

Por otro lado, la entrada E de REG1 es la salida S del sumador, y al ser las dos entradas del sumador de n bits podremos expresar cualquier valor en la suma, por lo que **no se producirá desbordamiento en la salida S del sumador, y por tanto, tampoco en la entrada E del registro REG1**.


SAMSUNG

Samsung Estudiantes

Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas
para ir al cine con tus amigos.
Participa escaneando el código QR
que aparece abajo.





Ejercicio 3 [20%]

Según el enunciado del ejercicio, para dibujar el grafo de estados del circuito tendremos en cuenta que tenemos:

Dos variables de salida → **z1 y z0**.


Tres variables de entrada → **subir, bajar y mute**. Las combinaciones posibles en el circuito de las variables de entrada son:

subir	bajar	mute
0	0	0
1	0	0
0	1	0
0	0	1

Ocho estados → Obtenemos dichos estados, basándonos en la tabla que incluye el enunciado, y si se aprieta el botón Mute o no, mediante el cual ponemos el circuito en modo Sonido o modo Silencio. Por tanto, los estados son:


Sonido-0, Sonido-1, Sonido-2, Sonido-3, Silencio-0, Silencio-1, Silencio-2, Silencio-3.

Por tanto, la **leyenda del grafo** será:





Y el grafo del circuito quedaría:




Ejercicio 4 [20%]


a) Observando el grafo del enunciado podemos completar el cronograma.

La evolución de los **estados E**, y de las **variables de salida yz**, a partir de las **variables de entrada ab**, observando los **flancos ascendentes de Clock**, entre los instantes t_0 a t_8 es:

- Inicialmente tenemos que estamos en el estado **E0** y que yz es 00, y observando el primer flanco ascendente de reloj **entre t_0 y t_1** tenemos que ab es 00, por tanto, pasamos al **estado E1** y yz sería 10.
- **Entre t_1 y t_2** , ab es 11, por lo que pasamos al **estado E0** y yz es 00.
- En el intervalo **entre t_2 y t_3** , tenemos que ab es 01, por lo que pasaríamos al **estado E1** y yz sería 10.
- **Entre t_3 y t_4** , ab tiene un valor de 00, por tanto, nos quedamos en el **estado E1** y yz seguiría siendo 10.
- **Entre t_4 y t_5** , ab es 01, por lo que pasamos al **estado E2** y yz tiene el valor 11.
- **Entre los intervalos t_5 y t_6** , tenemos que ab es 01, por lo que nos quedamos en el **estado E2** y yz sigue siendo 11.
- **Entre t_6 y t_7** , ab es 10, por lo que pasamos al **estado E1** y yz pasaría a ser 10.
- **Entre t_7 y t_8** , ab sigue siendo 10, por lo que vamos al **estado E0** y yz pasa a ser 00.
- **En t_8 en adelante**, ab es 00, por lo que pasamos al **estado E1** y yz sería igual a 10.




El cronograma quedaría:



b) La **tabla de transiciones** del sistema es:

TABLA DE TRANSICIONES			
ESTADO	a	b	ESTADO*
E0	x	x	E1
E1	0	0	E1
E1	0	1	E2
E1	1	x	E0
E2	0	0	E0
E2	0	1	E2
E2	1	0	E1
E2	1	1	E0



c) La **tabla de salidas** del sistema es:

TABLA DE SALIDAS		
ESTADO	y	z
E0	0	0
E1	1	0
E2	1	1

Ejercicio 5 [20%]

Al tener dos biestables tendremos como máximo **cuatro estados** y las variables para codificarlos serán:

ESTADO	q1	q0
A	0	0
B	0	1
C	1	0
D	1	1

Nuestra ROM tiene **entradas de 4 bits**. Según el circuito del enunciado, los dos bits menos significativos de la entrada de la ROM, **x1 y x0**, son las **entradas** de nuestro circuito; mientras que los dos bits más significativos de la entrada de la ROM, **x3 y x2** (que llamaremos q1 y q0 en la tabla de excitación), son las entradas de los biestables, por tanto, corresponde con los **estados** de nuestro circuito.

La ROM tiene **salidas de 5 bits**. Según el circuito, los dos bits más significativos de la salida de la ROM, a los que llamaremos **s4 y s3** (que llamaremos en la tabla de excitación **d1 y d0**), corresponde con las salidas de los biestables, y por tanto serán los **estados futuros** de nuestro circuito; mientras que los tres bits menos significativos de la salida de la ROM, **s2 s1 y s0**, serán las **variables de salida** de nuestro circuito.

Por tanto, basándonos en el contenido de la ROM, podemos hallar la tabla de excitación de nuestro circuito, junto a las salidas del mismo.

El **contenido de la ROM**, basándonos en la tabla del enunciado y teniendo en cuenta nuestras entradas de 4 bits y salidas de 5 bits, por lo que en las salidas despreciaremos los 3 bits más significativos, es:




M@				Mout				
x3	x2	x1	x0	s4	s3	s2	s1	s0
0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0
0	0	1	0	1	0	0	0	0
0	0	1	1	1	0	0	0	0
0	1	0	0	0	0	1	1	1
0	1	0	1	1	0	1	1	1
0	1	1	0	1	0	1	1	1
0	1	1	1	0	1	1	1	1
1	0	0	0	0	0	1	0	1
1	0	0	1	0	1	1	0	1
1	0	1	0	1	0	1	0	1
1	0	1	1	1	1	1	0	1
1	1	0	0	1	1	0	1	0
1	1	0	1	1	1	0	1	0
1	1	1	0	1	1	0	1	0
1	1	1	1	1	1	0	1	0
1	1	1	1	1	1	0	1	0


Y la **tabla de excitación** del circuito sería:

Estado		Entradas		Estado *		Salidas		
q1	q0	x1	x0	d1	d0	s2	s1	s0
0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0
0	0	1	0	1	0	0	0	0
0	0	1	1	1	0	0	0	0
0	1	0	0	0	0	1	1	1
0	1	0	1	1	0	1	1	1
0	1	1	0	1	0	1	1	1
0	1	1	1	0	1	1	1	1
1	0	0	0	0	0	1	0	1
1	0	0	1	0	1	1	0	1
1	0	1	0	1	0	1	0	1
1	0	1	1	1	1	1	0	1
1	1	0	0	1	1	0	1	0
1	1	0	1	1	1	0	1	0
1	1	1	0	1	1	0	1	0
1	1	1	1	1	1	0	1	0
1	1	1	1	1	1	0	1	0

Por tanto, basándonos en la tabla de excitación podemos dibujar el grafo del sistema.



La **leyenda** de dicho grafo será:



Y el **grafo del sistema**:

