

75.56220161PEC3Solucion.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



Estamos de
Aniversario

De la universidad al
mercado laboral:
especialízate con los posgrados
de EOI y marca la diferencia.



EOI Escuela de
organización
industrial



saber más



05.562 • Fundamentos de Computadores • PEC3 • 2016-17 • Estudios de Informática Multimèdia y Telecomunicación



PEC3 - Tercera prueba de evaluación continuada

Presentación

Esta PEC se focaliza en los circuitos secuenciales. Los circuitos combinacionales nos permiten describir funcionalidades de un circuito pero no nos permite guardar información. Mediante biestables y registros podemos guardar información en memoria y hacer circuitos más complejos. En este PEC practicaremos con este tipo de circuitos.

Competencias

- Entender el funcionamiento de los circuitos lógicos secuenciales y conocer y saber aplicar técnicas de diseño de sistemas secuenciales.

Objetivos

- Saber discernir, a partir de la funcionalidad que se quiere que tenga un circuito lógico, si el circuito tiene que ser de tipo secuencial o combinacional.
- Conocer el funcionamiento del biestable D y todas las entradas de control que puede tener.
- Saber analizar un circuito secuencial.
- Saber realizar un cronograma a partir de un circuito digital secuencial.
- Saber analizar un grafo de estados.
- Saber diseñar un circuito cualquiera a partir de la descripción de su funcionalidad mediante el modelo de Moore.

Recursos

Los recursos que se recomienda usar por esta PEC son los siguientes:

Básicos: El módulo 4 de los materiales.

Complementarios: VerilCIRC, VerilCHART y el Wiki de la asignatura. También tenéis disponible el servicio PyPAC para obtener beneficios en la asignatura por la realización de ejercicios a VerilUOC.

Criterios de valoración

Razonad la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.

La valoración está indicada a cada uno de los subapartados.


Formato y fecha de entrega

Para dudas y aclaraciones sobre el enunciado, dirigíos al consultor responsable de vuestra aula.

Hay que entregar la solución en un fichero PDF usando una de las plantillas entregadas conjuntamente con este enunciado.

Se tiene que entregar a través del enlace **Registro de EC** de vuestra aula.

La fecha límite de entrega es el **30 de noviembre** (a las 24 horas).




Descripción de la PEC a realizar - SOLUCIÓN

Ejercicio 1 [15%]

Se quiere diseñar el grafo de estados de un circuito SLS que calcule la siguiente sucesión:

$$S_{i+1} = (S_i + E) \bmod 5$$

Se trata de un contador módulo 5 dónde en cada ciclo de reloj la salida S_{i+1} se calcula incrementando la salida al anterior ciclo de reloj (S_i) según el valor de la entrada E . Esta entrada E tiene 2 bits y puede valer 1, 2 o 3. El valor 0 no se puede dar nunca. En el momento de la inicialización del circuito la salida tiene que valer 0 ($S_0 = 0$).



Por ejemplo, si la entrada E vale 2 las salidas S_i en cada ciclo de reloj serían: 0, 2, 4, 1, 3, 0, ...

La entrada E es asíncrona y puede cambiar en cualquier instante. La salida S_i es síncrona y tiene que ser constante durante todo el ciclo de reloj. El valor de la entrada E que se considera para hacer la transición de cada S_i es el que hay justo en el flanco de reloj ascendente.



Se pide que hagáis el grafo de estados de este circuito.

Este circuito debe tener un estado para cada uno de los valores del contador. En un contador módulo 5 los posibles valores del contador son: 0,1,2,3,4.

Por lo tanto, los estados son los siguientes:


Estado	Descripción	Salida
C0	Estado inicial. Valor del contador 0	000
C1	Valor del contador 1	001
C2	Valor del contador 2	010
C3	Valor del contador 3	011
C4	Valor del contador 4	100

El siguiente grafo de estados representa el comportamiento deseado:



Ejercicio 2 [25%]

Dado el circuito que se muestra a continuación:




Considerad además el siguiente cronograma parcial que se obtiene a partir del anterior circuito:

Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.



05.562 • Fundamentos de Computadores • PEC3 • 2016-17 • Estudios de Informática Multimèdia y Telecomunicación



Se pide:

- a) [15%] Completad las señales que faltan entre los instantes t_0 y t_2 , razonando el valor inicial de cada señal y los cambios que se vayan produciendo en estas señales.


Cómo que la entrada asíncrona es prioritaria empezamos por analizar la entrada **e2** que está conectada a la entrada **R** del biestable.

Desde el inicio hasta t_1 la salida **s** del biestable permanecerá a 0 ya que la entrada **e2** vale 1 desde el inicio hasta pasado el flanco ascendente del instante t_0 . La señal **nQ** vale siempre el complementario de **s**. Por lo tanto, en este mismo intervalo vale 1.

La entrada **D** del biestable se calcula a partir de $e1 \oplus nQ$. Por lo tanto, desde el inicio hasta t_1 cómo que **e1** vale 0 y **nQ** vale 1, valdrá 1.

En el flanco ascendente del instante t_1 , la entrada asíncrona ya vale 0, por lo tanto, el biestable coge el valor de **D** en el instante inmediatamente anterior a este flanco. Esto hace que como que el valor de **D** es 1, entre t_1 y t_2 la salida **s** tome el valor 1 y **nQ** el valor 0.

Cómo que entre t_1 y t_2 la señal **nQ** vale 0, la entrada **D** del biestable vale 0 si **e1** vale 0 ($D = e1 \oplus nQ$), esto pasa en el primer momento de este ciclo, y vale 1 si **e1** vale 1.



- b) [10%] Completad las señales que faltan entre los instantes t_2 y t_3 , razonando los cambios que se vayan produciendo en estas señales.

Nota: Tenéis disponible el ejercicio a VerilChart donde los dos apartados están en un único ejercicio.

Primero analizaremos la señal **e2** conectada a la entrada asíncrona **R** del registro. Si esta señal valiera 1 en algún momento entre los instantes t_2 y t_3 , inmediatamente el registro se pondría a 0 (salida **s**=0). Como que **s** vale 1 durante todo este ciclo podemos deducir que **e2** vale 0 desde t_2 a t_3 .

En cuanto a la entrada **e1**, como que $D = e1 \oplus nQ$ y **nQ** vale 0 entre t_2 y t_3 tenemos que $D = e1 \oplus 0$. Para cumplirse esta expresión el valor de la señal **e1** tiene que ser el mismo que **D**.


SAMSUNG

Samsung Estudiantes

Si tienes clase... ¡te llevamos al cine!


Regístrate y podrás ganar entradas
para ir al cine con tus amigos.
Participa escaneando el código QR
que aparece abajo.





Ejercicio 3 [25%]

Dado el grafo de estados siguiente:





a) [10%] Escribid la tabla de transiciones y salidas del sistema representado por el grafo.

Estado	a	b	Estado+	y z
E0	0	0		
E0	0	1		
E0	1	0		
E0	1	1		
E1	0	0		
E1	0	1		
E1	1	0		
E1	1	1		
E2	0	0		
E2	0	1		
E2	1	0		
E2	1	1		
E3	0	0		
E3	0	1		
E3	1	0		
E3	1	1		


Nota: Tenéis disponible el ejercicio en el VerilChart.

La tabla de transiciones establece cuál es el estado en el ciclo siguiente a partir del valor que toman las señales de entrada.

Estado	a	b	Estado+
E0	0	0	E1
E0	0	1	E1
E0	1	0	E3
E0	1	1	E3
E1	0	0	E1
E1	0	1	E0
E1	1	0	E2
E1	1	1	E2
E2	0	0	E3
E2	0	1	E2
E2	1	0	E2
E2	1	1	E0
E3	0	0	E3
E3	0	1	E0
E3	1	0	E3
E3	1	1	E0

La tabla de salidas determina el valor de las señales de salida para cada estado.

Estado	y z
E0	00
E1	10
E2	11
E3	01



Finalmente, unificamos las dos tablas en una de sola, teniendo en cuenta que las salidas (y, z) dependen del Estado, no del Estado+.

Estado	a	b	Estado+	y z
E0	0	0	E1	00
E0	0	1	E1	00
E0	1	0	E3	00
E0	1	1	E3	00
E1	0	0	E1	10
E1	0	1	E0	10
E1	1	0	E2	10
E1	1	1	E2	10
E2	0	0	E3	11
E2	0	1	E2	11
E2	1	0	E2	11
E2	1	1	E0	11
E3	0	0	E3	01
E3	0	1	E0	01
E3	1	0	E3	01
E3	1	1	E0	01

- b) [15%] Implementad un circuito que tenga el comportamiento establecido por el anterior grafo de estados. La codificación de los estados tiene que ser la mostrada en la siguiente tabla:

Tabla de estados	
Estado	q_1q_0
E0	00
E1	01
E2	10
E3	11

Para hacer el circuito tenéis que utilizar los siguientes bloques:


- 1 memoria ROM de 16*2 bits (indicad el contenido completo)
- 1 registro de 2 bits

Adicionalmente podéis usar las puertas lógicas que consideréis necesarias.

Nota: Tenéis el ejercicio disponible a VerilCIRC.

Lo primero que haremos es volver a escribir las tablas de transiciones y salidas con el estado codificado.

q_1q_0	y z
00	00
01	10
10	11
11	01



$q_1 q_0$	a	b	$q_1^+ q_0^+$
00	0	0	01
00	0	1	01
00	1	0	11
00	1	1	11
01	0	0	01
01	0	1	00
01	1	0	10
01	1	1	10
10	0	0	11
10	0	1	10
10	1	0	10
10	1	1	00
11	0	0	11
11	0	1	00
11	1	0	11
11	1	1	00

Para implementar el circuito con los bloques y puertas que se han de usar hay diferentes alternativas, la más sencilla la describimos a continuación.

Usar un registro de dos bits para implementar los estados, una ROM de 16*2 para implementar la tabla de transiciones y puertas para las salidas.

Conectar a la entrada de direcciones de la ROM, de mayor a menor peso, las salidas del registro (q_1, q_0) y las entradas al circuito (a, b), y conectar la salida de la ROM a la entrada del registro. El contenido de la ROM es el valor de las funciones $q_1^+ q_0^+$ de la tabla de transiciones.

En cuanto a las funciones de la tabla de salidas (y, z) se pueden representar con las siguientes expresiones;


$$y = q_1 \oplus q_0$$

$$z = q_1$$

El circuito resultante es el siguiente:




05.562 • Fundamentos de Computadores • PEC3 • 2016-17 • Estudios de Informática Multimèdia y Telecomunicación




Ejercicio 4 [25%]

Dado el circuito siguiente:



en el cual por la señal de entrada **X** llegan datos de 8 bits.



Los registros **R0**, **R1**, **R2** y **R3** del banco de registros tienen los siguientes valores iniciales:

R0 = 50h


R1 = 22h

R2 = 55h

R3 = 77h

Se pide que completéis el cronograma siguiente. Indicad textualmente el proceso para encontrar los valores de las señales del cronograma para el primer ciclo de reloj.

Nota: Tenéis disponible este ejercicio en VerilChart.




Empezamos analizando la señal de salida **Y**. Observamos que es la salida del registro **REG**. Este registro se carga en cada ciclo de reloj. Por lo tanto, el valor a la salida del primer ciclo será la entrada del registro en el ciclo anterior. Esta entrada vale **X**, que en el instante inicial es 40h.

Proseguimos el análisis con la señal **SE**. Corresponde a la salida del MUX situado en la parte superior del circuito. Este MUX se selecciona con una entrada de control que es el producto lógico entre la salida de igualdad del comparador y el bit de mayor peso de **REG**. El comparador compara **X** con la constante 20h. En el primer ciclo no coinciden y, por lo tanto, se selecciona la entrada de datos de menor peso en los dos MUX. De esta forma deducimos que **SE** es el bit de mayor peso y el de menor peso de **X**. En el primer ciclo **X** vale 30h, por lo cual **SE**=00₂ (tanto el bit de mayor peso como el de menor peso de 30h valen 0).

El bus **Din** de entrada al Banco de Registros proviene de la entrada de datos de menor peso del MUX situado en la parte inferior del circuito (explicado en el anterior párrafo). Este bus valdrá 30h, que es el valor de **X** en el primer ciclo.


El bus **Dout** del Banco de Registros corresponde al contenido del registro que se lee de este bloque. El registro a leer está fijado para todos los ciclos. Siempre se lee el



registro **R0** ($SE=00_2$). Para saber el contenido de este registro tenemos que analizar cómo se realizan las escrituras en los registros. En cada ciclo se escribe en un registro ($E=1$). El registro en el cual se escribe viene determinado por la entrada **SE** de este bloque. Observamos que en el estado inicial del cronograma (antes del primer ciclo que estamos analizando) se escribe en el registro **R0** ($SE=00_2$). Por eso, el valor que se escribe en este momento inicial será visible durante el primer ciclo. El valor de registro **R0** en el primer ciclo es 40h.

Este análisis del contenido de todas las señales hay que repetirlo ciclo a ciclo. El ciclo donde podría haber un cambio de comportamiento es aquel en el cual la entrada de selección de los MUX cambia. Esto pasa cuando la entrada **X** es igual a la constante 20h y además el bit de mayor peso de REG es 1. Esto sucede justamente en el cuarto ciclo, en el cual $X=20h$ y REG, que coincide con **Y**, vale B1h, con el que el bit de mayor peso es 1. En este ciclo se escoge la entrada de mayor peso de los MUX. Por lo tanto, $SE=11_2$ y Din es igual a Dout. El registro que se lee del Banco de Registros es siempre **R0**. El contenido de este registro es el último valor que se ha escrito, que ha sido justamente en el primer ciclo y con valor 30h. Por lo tanto, el bus **Din** en el cuarto ciclo vale 30h.

Una vez analizado el comportamiento del circuito pasamos a completar el cronograma



Nota importante: Todos tenéis que responder a las dos preguntas siguientes. Según si participáis o no en la prueba piloto del proyecto TESLA la forma de entregarlas es diferente:

1. Todo alumno que **participe** en el piloto tiene que ir al Moodle (Moodle Tesla) que se puede acceder mediante el aula y responder a las preguntas en este espacio. Encontraréis las instrucciones dentro del Moodle. **La activación de las preguntas se hará el 28 de noviembre.**



2. Todo alumno que **NO participe** en el piloto tiene que responder a las preguntas dentro del documento de entrega de la PEC.

Ejercicio 5 [5%] para responder de forma escrita utilizando Keystroke dynamics

Respecto al circuito desarrollado en el Ejercicio 4, indicad el valor de los registros **R0-R3** durante el último ciclo de reloj (cuando **X = 21h**).

Tenemos que encontrar cuál es el último valor escrito en cada uno de estos registros antes del último ciclo de reloj (cuando **X=21h**).

El registro **R0** se ha escrito por última vez en el penúltimo ciclo. El valor escrito en este registro en este ciclo es **0Eh**. Este será el valor visible de **R0** en el último ciclo.

El registro **R1** se ha escrito en el quinto ciclo con valor **01h**. Aunque se escribe en **R1** también en el último ciclo de reloj, el valor no será visible hasta el siguiente ciclo, que ya no se muestra en el cronograma. Por lo tanto, en el último ciclo del cronograma **R1=01h**.

Lo registro **R2** no se ha escrito en ningún ciclo. El valor en el último ciclo coincidirá con el valor inicial dado en el enunciado, que es **55h**.

Lo registro **R3** se ha escrito por última vez en el cuarto ciclo con valor 30h. En el último ciclo **R3** vale **30h**.

Ejercicio 6 [5%] para responder mediante una grabación de vídeo y voz

Respecto al grafo desarrollado en el Ejercicio 1, explicad textualmente y de forma concisa cuales son todos los estados hacia los que hay una transición si estás en el estado en que la salida vale 3 y con qué valor de la entrada **E** se realiza cada transición.

Si el valor de la salida vale 3 estamos en el estado **C3**, y las transiciones desde este estado son:

- Si $e_1e_0=01$, se pasa al estado **C4**, puesto que $(3 + 1) \bmod 5 = 4$.
- Si $e_1e_0=10$, se pasa al estado **C0**, puesto que $(3 + 2) \bmod 5 = 0$.
- Si $e_1e_0=11$, se pasa al estado **C1**, puesto que $(3 + 3) \bmod 5 = 1$.