

05.56220162PAC3Solucio.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



Estamos de
Aniversario


De la universidad al
mercado laboral:
especialízate con los posgrados
de EOI y marca la diferencia.



EOI Escuela de
organización
industrial



saber más



PAC3 - Tercera prova d'avaluació continuada

Presentació

Aquesta PAC es focalitza en els circuits seqüencials. Els circuits combinacionals ens permeten descriure funcionalitats d'un circuit però no ens permet guardar informació. Mitjançant bistables i registres podem guardar informació en memòria i fer circuits més complexos. En aquesta PAC practicarem amb aquest tipus de circuits.

Competències

- Entendre el funcionament dels circuits lògics seqüencials i conèixer i saber aplicar tècniques de disseny de sistemes seqüencials

Objectius

- Conèixer el funcionament dels blocs seqüencials i de totes les entrades de control que poden tenir.
- Saber analitzar un circuit seqüencial.
- Saber realitzar un cronograma a partir d'un circuit digital seqüencial.
- Saber realitzar un cronograma a partir d'un graf d'estats.
- Saber descriure el comportament d'un circuit qualsevol mitjançant el model de Moore a partir de la descripció de la seva funcionalitat.
- Saber implementar un circuit a partir de la seva descripció amb el Model de Moore

Recursos

Els recursos que es recomana utilitzar per aquesta PAC són els següents:

Bàsics: El mòdul 4 dels materials.


Complementaris: VerilChart, VerilUOC i el Wiki de l'assignatura.

Criteris de valoració

- Raoneu la resposta en tots els exercicis. Les respostes sense justificació no rebran puntuació.
- La valoració està indicada en cadascun dels subapartats

Format i data de lliurament

- Per a dubtes i aclariments sobre l'enunciat heu de dirigir-vos al consultor responsable de la vostra aula.
- Cal lliurar la solució en un fitxer PDF utilitzant una de les plantilles lliurades conjuntament amb aquest enunciat.




- S'ha de lliurar a través de l'aplicació de **Lliurament i registre d'EC** de l'apartat Avaluació de la vostra aula.
- La data límit de lliurament és el **3 de maig** (a les 24 hores).

Descripció de la PAC a realitzar

Solució



Exercici 1 [15%]

Donat el graf d'estats següent:



Completeu el cronograma següent.


Nota: teniu disponible l'exercici a VerilChart.




Per completar el cronograma hem de fixar-nos en els moments en què es produeixen les transicions, que són els flancs ascendents del senyal de rellotge.

Així, per exemple, en l'instant t_0 estem a l'estat **E1** i les entrades valen 00_2 . Segons el graf d'estats hem de mantenir-nos a l'estat **E1** i aquest estat es mantindrà constant fins a la fi del cycle de rellotge. Sabem que la sortida depèn únicament de l'estat i, tal com indica el graf d'estats, val 01_2 .


Seguint aquest raonament per a cada cycle de rellotge arribem al següent cronograma.






Exercici 2 [15%]

Donat el circuit següent:




Completeu el cronograma següent.

Nota: teniu disponible l'exercici a VerilChart.




Per completar el cronograma hem de fixar-nos en primer lloc en els senyals asíncrons **R** i **S**. Qualsevol activació d'aquests senyals fa que la sortida canviï immediatament.

Així, mentre **R** = 1 les sortides valdran 00_2 i mentre **S**=1 les sortides valdran 11_2 .



Quan les entrades asíncrones no estan activades hem de fixar-nos en les transicions síncrones que es produeixen a cada flanc ascendent del senyal de rellotge. Veiem que el senyal $D1 = (Q0 \text{ or } E)$ i el senyal $D0 = Q1$. Hem d'avaluar aquestes funcions amb el valor dels senyals que tenen just abans del flanc i obtenim els nous valors de $Q1$ i $Q0$ per al següent cicle.

Seguint aquest procediment per a cada inici de cicle en què els senyals asíncrons no estan activats arribem al següent cronograma.




SAMSUNG

Samsung Estudiantes

Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas
para ir al cine con tus amigos.
Participa escaneando el código QR
que aparece abajo.






Exercici 3 [20%]

Donada una memòria ROM amb una entrada d'adreces de 4 bits i una sortida de 4 bits, i que té el contingut següent, expressat en hexadecimal:

$M@$	M_{out}
0h	0h
1h	0h
2h	8h
3h	0h
4h	7h
5h	3h
6h	7h
7h	Fh
8h	1h
9h	9h
Ah	5h
Bh	9h
Ch	Ah
Dh	Ah
Eh	Ah
Fh	2h

Suposant que aquesta memòria forma part del següent circuit seqüencial:



Obtingueu la taula d'excitacions, la taula de transicions i la taula de sortides i dibuixeu el graf d'estats que expressa el comportament del sistema. Suposem que inicialment els biestables valen 0.

Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.



Estudis d'Informàtica Multimèdia i Telecomunicacions



En el dibuix del circuit veiem que els 4 bits de les paraules de la ROM corresponen a les variables $[d_1 d_0 y_1 y_0]$ (en aquest ordre). En l'entrada d'adreces de la ROM hi ha connectats els senyals $[q_1 q_0 x_1 x_0]$.


Cada fila de la taula d'excitació correspon a una adreça de la memòria ROM, i per emplenar cada fila (columnes $d_1 d_0 y_1 y_0$) n'hi ha prou amb copiar el contingut de cada paraula de la ROM, passant de l'empaquetament hexadecimal a bits per separat.

$q_1 q_0$	$x_1 x_0$	$d_1 d_0$	$y_1 y_0$
0 0	0 0	0 0	0 0
0 0	0 1	0 0	0 0
0 0	1 0	1 0	0 0
0 0	1 1	0 0	0 0
0 1	0 0	0 1	1 1
0 1	0 1	0 0	1 1
0 1	1 0	0 1	1 1
0 1	1 1	1 1	1 1
1 0	0 0	0 0	0 1
1 0	0 1	1 0	0 1
1 0	1 0	0 1	0 1
1 0	1 1	1 0	0 1
1 1	0 0	1 0	1 0
1 1	0 1	1 0	1 0
1 1	1 0	1 0	1 0
1 1	1 1	0 0	1 0

Obtenim la taula de transicions on es mostren les transicions entre estats:

Estat	$x_1 x_0$	Estat+
E0	0 0	E0
E0	0 1	E0
E0	1 0	E2
E0	1 1	E0
E1	0 0	E1
E1	0 1	E0
E1	1 0	E1
E1	1 1	E3
E2	0 0	E0
E2	0 1	E2
E2	1 0	E1
E2	1 1	E2
E3	0 0	E2
E3	0 1	E2
E3	1 0	E2
E3	1 1	E0

I obtenim la taula de sortides:





Estat	$y_1 y_0$
E0	0 0
E1	1 1
E2	0 1
E3	1 0

Donem els següents noms als estats codificats per les variables q_1 i q_0 :

Estat	$q_1 q_0$
E0	0 0
E1	0 1
E2	1 0
E3	1 1

A partir de les taules de transicions i sortides podem dibuixar el graf d'estats corresponent.





Exercici 4 [20%]


En una cadena de producció arriben objectes de quatre tipus, A, B, C o D, de forma aleatòria. Els objectes estan distribuïts en la cadena d'entrada de forma equidistant. Es vol dissenyar un sistema seqüencial SLS per obtenir en la sortida seqüències ordenades d'objectes AAB. Aquestes seqüències s'aconsegueixen eliminant objectes de la cadena d'entrada, de manera que els objectes que queden en la cadena de sortida estan ordenats segons les seqüències esperades. Per tant, en les seqüències ordenades de la cadena de sortida pot haver-hi buits. En la cadena d'entrada només hi ha objectes de tipus A, B, C o D i no hi ha posicions buides.

Exemple:

seqüència d'entrada: ADACBDCADCDBDCCADAACDBBAADB
seqüència de sortida: A A B A A B AA B

A l'entrada del sistema seqüencial arriba un senyal **in**, procedent d'una càmera, que detecta si l'objecte que hi ha a la cadena d'entrada és de tipus A, B, C o de D i ho codifica per A amb **in** = 00, B amb **in** = 01, C amb **in** = 10 i D amb **in** = 11. Si la sortida **out** del sistema és un 1, llavors una vàlvula de pressió d'aire s'activa per expulsar l'objecte no apropiat de la cadena d'entrada. Si la sortida **out** és un 0, la vàlvula de pressió no s'activa.

El funcionament del sistema és el següent: La cadena avança una posició a cada cicle de rellotge, fins a situar un objecte enfront de la càmera i un altre (el que s'ha analitzat en el cicle anterior) enfront de la vàlvula d'expulsió. La càmera detecta el tipus d'objecte. En el següent cicle de rellotge la cadena avança una posició, i si l'objecte analitzat no era del tipus adequat per a la seqüència esperada de sortida, llavors és expulsat de la cadena per la vàlvula.



El següent cronograma il·lustra el funcionament del circuit. Observeu que la vàlvula actua al cicle següent a la detecció de l'objecte.

Si tienes clase... ¡te llevamos al cine!


Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.



Estudis d'Informàtica Multimèdia i Telecomunicacions



cadena
d'entrada



Dibuixeu el graf d'estats d'un circuit que realitzi el comportament del sistema descrit. Indiqueu textualment quin és el significat de cada estat que aparegui en el graf.


Els estats del sistema han de permetre conèixer quina part de la seqüència d'objectes es porta ja reconeguda (A, AA o AAB) i a més han de poder diferenciar si s'acaba de reconèixer un nou objecte vàlid de la seqüència (utilitzarem **p** per descriure els estats denotant primer cicle) o bé si l'últim objecte de l'entrada ha de descartar-se (utilitzarem **np** per descriure els estats denotant no primer cicle). En els estats **p** no cal expulsar l'objecte apuntat per la vàlvula i en els estats **np** sí que s'han d'expulsar.

Sobre aquesta base podem plantejar els següents estats:

- **INI**: Estat inicial en què no s'ha reconegut cap objecte encara. La sortida és 0 ja que no cal eliminar cap objecte.
- **A_p**: S'acaba de reconèixer el primer objecte A d'una seqüència vàlida. La sortida és 0.
- **A_np**: Ja s'havia reconegut l'objecte A, però en l'anterior cicle l'objecte no era vàlid per continuar la seqüència (era un objecte B, C o D). La sortida és 1 per eliminar aquest objecte no vàlid.
- **AA_p**: S'acaba de reconèixer el segon objecte AA d'una seqüència vàlida. La sortida és 0.
- **AA_np**: Ja s'havien reconegut els dos primers objectes AA, però en l'anterior cicle l'objecte no era vàlid per continuar la seqüència (era un objecte A, C o D). La sortida és 1 per eliminar aquest objecte no vàlid.
- **AAB_p**: S'acaba de reconèixer el tercer objecte AAB d'una seqüència vàlida. La sortida és 0.
- **AAB_np**: No es porta reconegut cap objecte de la seqüència (o s'havia ja completat una seqüència sencera) i en l'anterior cicle l'objecte no era vàlid per iniciar una nova seqüència (no era un objecte A). La sortida és 1 per eliminar aquest objecte no vàlid.

Ara hem de raonar les transicions entre estats en funció de l'entrada:


- Si estem en **INI** i ve un objecte A passem a l'estat **A_p**. En cas que sigui qualsevol altre objecte passem a l'estat **AAB_np**.
- Si estem en **A_p** i ve un objecte A passem a l'estat **AA_p**. En cas que sigui qualsevol altre objecte passem a l'estat **A_np**.




- Si estem en AA_p i ve un objecte B passem a l'estat AAB_p. En cas que sigui qualsevol altre objecte passem a l'estat AA_np.
- Si estem en AAB_p i ve un objecte A passem a l'estat A_p. En cas que sigui qualsevol altre objecte passem a l'estat AAB_np.
- Si estem en A_np i ve un objecte A passem a l'estat AA_p. En cas que sigui qualsevol altre objecte ens mantenim en l'estat A_np.
- Si estem en AA_np i ve un objecte B passem a l'estat AAB_p. En cas que sigui qualsevol altre objecte ens mantenim en l'estat AA_np.
- Si estem en AAB_np i ve un objecte A passem a l'estat A_p. En cas que sigui qualsevol altre objecte ens mantenim en l'estat AAB_np.

Podem observar que l'estat INI i l'estat AAB_p tenen el mateix comportament en quant a les seves sortides i a les seves transicions. Per això, es pot eliminar un d'aquests estats. Eliminem l'estat INI i marquem que l'estat inicial del graf és AAB_p.


Amb tot el descrit anteriorment ens queda el següent graf d'estats:





Exercici 5 [20%]

Donat el circuit següent:



en el qual pel senyal d'entrada **SL** i **E** arriben dades de 2 bits i 1 bit, respectivament.

Els registres **R0**, **R1**, **R2** i **R3** del banc de registres tenen els següents valors inicials:

R0 = 10h

R1 = 02h

R2 = 03h

R3 = 40h

Nota: Teniu disponible aquest exercici a VerilChart.


Completeu el cronograma següent tenint en compte que els valors estan representats en hexadecimal:

Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.



Estudis d'Informàtica Multimèdia i Telecomunicacions





El senyal **Dout** és el contingut del registre del banc de registres que s'està adreçant en cada instant a través del senyal **SL**. Com que únicament s'escriu en el registre **R3** i mai s'adreça aquest registre **R3** per llegir, deduïm que el contingut de **Dout** ve indicat directament a través del valor inicial, establert a l'enunciat del problema, del registre que s'adreça en cada cicle.


El senyal **S1** correspon a la sortida del registre **REG1** que es carrega a cada cicle amb la suma existent en el cicle anterior en aquest registre més el contingut especificat en el senyal **Dout**.

El senyal **S2** correspon a la sortida del registre **REG2** que es carrega a cada cicle amb el valor **S1** en el cicle anterior.

El senyal **Y** es correspon amb la resta aritmètica **S2-S1**. Observem l'ús d'un sumador el qual serveix per sumar **S2** més l'oposat de **S1**.

Amb tot el descrit anteriorment podem completar el cronograma:





Exercici 6 [10%]

Nota important: Les dues preguntes d'aquest apartat les trobareu a l'aula dins de l'activitat PAC3. Cal respondre-les als enllaços que s'habilitaran a l'aula.

PAC3

Baixa en PDF
 Imprimeix
☐ Completada!

Inici: 07/04/17	Lliurament: 03/05/17	Solució: 10/05/17	Qualificació: 11/05/17
---------------------------	--------------------------------	-----------------------------	----------------------------------

[> Descripció i enunciat](#)

[> Objectius i competències](#)

[> Recursos](#)

[> Materials i fonts d'informació](#)

▼ Pregunta 6

En aquesta secció, durant el transcurs de la PAC3 es mostraran dues preguntes. Aquestes preguntes s'hauran de respondre en enllaç que es proporcionarà en aquesta secció.

NOTA IMPORTANT: No es permet resoldre aquestes preguntes en el document de la PAC. En el cas de no signar el consentiment informat o no fer les activitats de registre (enrollment), realitzareu les activitats sense cap instrument TeSLA activat.

- a) [5%] Respecte al circuit desenvolupat en l'Exercici 5, expliqueu i raoneu quin valor té **R3** en el cicle que s'inicia en l'instant t_3 .


Observem que es realitza una escriptura del registre **R3** en l'instant t_3 (el senyal **E** està actiu en aquest flanc ascendent de rellotge i **SE = 11**₍₂₎). El valor que s'escriu a **R3** ve donat pel senyal **Din**, que es correspon amb **Y**. El valor d'**Y** just abans de l'instant t_3 és FEh. Per això, el registre **R3** en l'últim cicle de rellotge mostrat en el cronograma emmagatzema el valor FEh.

Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.



Estudis d'Informàtica Multimèdia i Telecomunicacions



- b) [5%] Respecte el cronograma desenvolupat a l'Exercici 2, expliqueu el valor que prenen els senyals **Q1** i **Q2** entre t_6 i t_7 .

Tal com s'ha comentat a l'Exercici 2 el senyal **Q1** pren el valor de l'expressió E or **Q0** a l'inici de cada cicle i el senyal **Q0** pren el valor de **Q1**. Per això, i tenint en compte els valors existents abans de t_6 , deduïm que el valor inicial en el cicle esmentat per a **Q1**=1 i per a **Q0**=1.

Aquests valors es mantindrien estables si no s'activés cap senyal asíncron. No obstant això, el senyal asíncron **R** s'activa a meitat del cicle. A partir del mateix moment en què s'activa aquest senyal **R** tenim que **Q1**=0 i **Q0**=0. Aquests valors ja no es veuen modificats fins a arribar a la fi del cicle.