

75.56220171PEC3Solucion.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



Estamos de
Aniversario

De la universidad al
mercado laboral:
especialízate con los posgrados
de EOI y marca la diferencia.



EOI Escuela de
organización
industrial



saber más



PEC3 - Tercera prueba de evaluación continuada

Presentación

Esta PEC se focaliza en los circuitos secuenciales. Los circuitos combinacionales nos permiten describir funcionalidades de un circuito, pero no nos permite guardar información. Mediante biestables y registros podemos guardar información en memoria y hacer circuitos más complejos. En este PEC practicaremos con este tipo de circuitos.

Competencias

- Entender el funcionamiento de los circuitos lógicos secuenciales y conocer y saber aplicar técnicas de diseño de sistemas secuenciales.

Objetivos

- Saber discernir, a partir de la funcionalidad que se quiere que tenga un circuito lógico, si el circuito tiene que ser de tipo secuencial o combinacional.
- Conocer el funcionamiento del biestable D y de todas las entradas de control que puede tener.
- Saber analizar un circuito secuencial.
- Saber realizar un cronograma a partir de un circuito digital secuencial.
- Saber analizar un grafo de estados.
- Saber diseñar un circuito cualquiera a partir de la descripción de su funcionalidad mediante el modelo de Moore.

Recursos

Los recursos que se recomienda utilizar para esta PEC son los siguientes:

Básicos: El módulo 4 de los materiales.

Complementarios: VerilCIRC, VerilCHART y el Wiki de la asignatura.

Criterios de valoración

- Razonad la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.
- La valoración está indicada en cada uno de los subapartados

Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado debéis dirigiros al consultor responsable de vuestra aula.



- Hay que entregar la solución en un fichero PDF utilizando una de las plantillas entregadas conjuntamente con este enunciado.
- Se debe entregar a través de la aplicación de **Entrega y registro de EC** del apartado Evaluación de vuestra aula.
- La fecha límite de entrega es el **29 de noviembre** (a las 24 horas).


Descripción de la PEC a realizar


Enunciado

Ejercicio 1 [15%]

Dado el cronograma parcial y el grafo de estados siguientes donde no mostramos el valor de la salida **Y**. A partir del cronograma completad las transiciones del grafo de estados. Indica a qué estados del grafo corresponden los estados **EX**, **EY** y **EZ** del cronograma.

Nota: Las únicas combinaciones de entrada posibles son las indicadas en el grafo y las que se pueden deducir del cronograma.





El cronograma muestra que,

- Si estamos en el estado **E1**, la entrada 01 produce la transición al estado **E0**.
 - Si estamos en el estado **E0**, la entrada 10 produce la transición al estado **E2**.
 - Si estamos en el estado **E3**, la entrada 00 produce la transición al estado **E2**.
- Finalmente, si estamos en el estado **E2**, la entrada 01 produce la transición al estado **E1**.

En consecuencia, el grafo de estados queda de la siguiente forma:

MÁRCATE UN PIMPLE PATCH: VE AL GRANO.



8 PIMPLE
PATCH
HORAS


REDUCE
VISIBILMENTE
EN 8H*



NO TE RAYES, PONTE UN PATCH.

REDUCE VISIBILMENTE TU GRANITO EN 8 HORAS*


*Estudio clínico sobre el diámetro y volumen del granito después de un uso.



Respecto a los estados **EX**, **EY**, **EZ**:

- **EX = E1** porque estando en el estado **E1** el grafo muestra que la entrada 10 hace que sigamos en el estado **E1**
- **EY = E3** porque estando en el estado **E0** el grafo muestra que la entrada 11 hace que vayamos al estado **E3**
- **EZ = E2** porque estando en el estado **E2** el grafo muestra que la entrada 00 hace que sigamos en el estado **E2**


Por lo tanto, el cronograma quedaría de la siguiente forma:





Ejercicio 2 [20%]

Se quiere diseñar un sistema de control para un panel de iluminación de 4 focos organizados en forma lineal. El sistema debe permitir seleccionar el patrón de luces a visualizar, si tras visualizar un patrón determinado éste debe repetirse o pasar al siguiente patrón.



El sistema parte siempre de un estado en el que todos los focos están apagados y dispone de tres entradas con la siguiente semántica:

- El valor **pat** = 0 pone en marcha el sistema de iluminación mostrando el patrón 0. Al acabar la visualización de este patrón, éste volverá a visualizarse si la señal **rotar** lo indica (**rotar** = 0) y no hay activa la señal **stop** (**stop** = 0). El comportamiento para el valor **pat** = 1 con respecto a **rotar** y **stop** es el mismo con la diferencia que se pone en marcha el sistema de iluminación mostrando el patrón 1.
- **rotar**: Indica al sistema que debe volver a visualizar el patrón actual y el patrón alternativo de forma rotatoria, es decir, si al finalizar un patrón la señal **rotar** está a 1, pasa a visualizarse el otro patrón. Esta señal tiene prioridad sobre la señal **pat**.
- **stop**: Apaga todos los focos. Sólo se apagarán los focos si esta señal permanece a "1" en el momento en que se completa la visualización del patrón en curso. Esta señal tiene prioridad sobre todas las demás, es decir, prevalece sobre la señal **rotar** y la señal **pat**.


Los patrones a visualizar se construyen a partir de las secuencias que se muestran a continuación, actuando sobre la señal **f** de 4 bits donde la señal **f_i** = 1 cuando el foco está encendido:

BARCELÓ DESALIA



EN LA BIBLIO
SE ESTA BIEN

PERO EN UNA PISCINA
DE FIESTA, CON 1.000
PERSONAS MÁS,
SE ESTÁ MEJOR





Secuencia 0



Secuencia 1

El patrón 0 consiste en visualizar la secuencia 0. El patrón durará, por tanto, dos ciclos en total, uno para cada combinación de focos encendidos/apagados.

El patrón 1 consiste en visualizar una vez la secuencia 1. El patrón durará, por tanto, tres ciclos para la combinación de focos encendidos/apagados.

- a) [10%] Especificad qué estados tendrá el circuito secuencial que se desea implementar. Describid la situación del sistema en cada estado. No os limitéis a indicar la lista de estados.


Los estados que tendrá el grafo son los siguientes:

- Stop: Estado inicial. Todos los focos apagados. Cuando la señal de stop se activa, volvemos a este estado.
- P00 y P01: Estados correspondientes a los dos ciclos de la secuencia del patrón 0.
- P10, P11 y P12: Estados correspondientes a los tres ciclos de la secuencia del patrón 1.

- b) [10%] Dibujad el grafo de estados correspondiente.


El estado inicial del grafo será el estado Stop, en el que se mantendrá el sistema mientras la señal de **stop** esté activada y al que se volverá al finalizar una de las secuencias si se activa dicha señal. En este estado todos los focos (salidas) están apagados. Si la señal de **stop** no está activada, entonces se producirá la transición correspondiente al valor de la señal **pat**. También se considerará correcta la interpretación de este problema en la cual en el estado inicial solo se tiene en cuenta la señal **pat**, mientras que la señal **stop** solo se considera al final de una de las secuencias, provocando la transición al estado inicial en caso de estar activa. En este caso, la transición que mantiene el estado Stop si la señal **stop** está activa no existiría.

Luego tenemos las secuencias de estados correspondientes a cada uno de los patrones de luces especificados. Tal como mencionamos en el apartado a), tendremos una secuencia de dos estados para el patrón 0 y una de tres para el patrón 1. Una vez comenzada una secuencia, no se tomará en cuenta ninguna señal hasta su finalización. Al finalizar una secuencia se toma en cuenta en primer lugar la señal **stop**, por ser la más prioritaria. Si la misma está activa, el sistema vuelve al estado inicial. En segundo lugar, si la señal **stop** está inactiva, se tiene en cuenta la señal **rotar**. Si está activa pasa a visualizarse el otro patrón. Si tanto **stop** como **rotar** están inactivas, se comienza de nuevo la secuencia correspondiente al patrón actual.



Ejercicio 3 [30%]

Dado el grafo de estados siguiente:





- a) [10%] Codificad los estados según su número asociado en binario e indicad la tabla de transiciones y la tabla de salidas.

Nota: Tenéis disponible el circuito en VerilChart, donde podéis completar las tablas de forma conjunta.

Dado que el grafo tiene 7 estados, necesitaremos 3 bits para su codificación. La codificación de los estados del grafo queda de la siguiente forma (notar que podemos representar un estado más **E7** que no aparece en el grafo):

Estado	q_2	q_1	q_0
E0	0	0	0
E1	0	0	1
E2	0	1	0
E3	0	1	1
E4	1	0	0
E5	1	0	1
E6	1	1	0
E7	1	1	1

En el grafo podemos observar que, si la entrada **e** vale 1, se realiza la transición al estado siguiente (módulo 7) y si la entrada **e** vale 0, se realiza la transición al estado anterior (también módulo 7). En el caso del estado **E7**, como este no se puede producir, sus transiciones toman el valor *don't care*. Este comportamiento queda reflejado en la siguiente tabla de transiciones de estado:

Tabla de transiciones de estados				
Estado	$q_2 q_1 q_0$	e	Estado ⁺	$q_2^+ q_1^+ q_0^+$
E0	000	0	E6	110
E0	000	1	E1	001
E1	001	0	E0	000
E1	001	1	E2	010
E2	010	0	E1	001
E2	010	1	E3	011
E3	011	0	E2	010
E3	011	1	E4	100
E4	100	0	E3	011
E4	100	1	E5	101
E5	101	0	E4	100
E5	101	1	E6	110
E6	110	0	E5	101
E6	110	1	E0	000
E7	111	0	X	X
E7	111	1	X	X

Finalmente, el grafo nos muestra también la salida que se producirá en cada estado del sistema. Dicha información nos permite completar la tabla de salidas correspondiente (de nuevo, para el estado **E7** tendrán valor *don't care* porque el mismo no puede producirse):




q_2	q_1	q_0	x	y	z
0	0	0	1	1	1
0	0	1	1	1	0
0	1	0	1	0	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	0	1	0
1	1	0	0	0	1
1	1	1	x	x	x

- b) [15%] Se desea implementar el grafo de estados usando una memoria ROM del tamaño necesario y biestables D. Dibujad el circuito correspondiente.

Nota: Tenéis disponible el circuito en VerilCIRC donde se ha incluido la señal de salida **E** para expresar el valor de **Estado⁺**. En caso de tener valores don't care en la ROM, asignad el valor 0.

Para realizar esta implementación, codificamos de forma conjunta en la memoria ROM la tabla de transiciones y de salidas. Así el contenido de cada dirección de la memoria indica el estado en el que se encontrará el sistema en el siguiente ciclo (bits 3-5) y los valores de salida que se producen en el estado actual (bits 0-2). La codificación del estado siguiente y de la entrada (e) se utilizan como dirección de la memoria ROM.






Contenido de la memoria ROM	
@3-0	Mout
0000	37h
0001	0Fh
0010	06h
0011	16h
0100	0Dh
0101	1Dh
0110	14h
0111	24h
1000	1Bh
1001	2Bh
1010	22h
1011	32h
1100	29h
1101	01h
1110	00h
1111	00h

- c) [5%] Queremos inicializar el circuito con un estado determinado. Añadid al circuito una señal asíncrona (señal **init**) de forma que lleve al sistema al estado **E2**, es decir, que cuando la señal de inicio se ponga a 1, el circuito pase al estado **E2**, independientemente del estado en el que se encuentre. Dibujad el circuito resultante.

Nota: Tenéis disponible el circuito en VerilCIRC donde se ha incluido la señal de salida **E** para expresar el valor de **Estado***. En caso de tener valores don't care en la ROM, asignad el valor 0.


Para lograr este efecto es necesario que **q2q1q0** valgan 010 cuando se active la señal de inicio **init**. Esto se logra conectando la señal de inicio con las entradas **reset**, **set** y **reset** de los biestables correspondientes. Como sabemos, la señal de **reset** es una señal asíncrona que pone la salida del circuito a 0, mientras que la de **set** lo pone a 1. Por tanto, si se activa la señal de **init**, los biestables **q0** y **q2** producirán la salida 0 y el biestable **q1** la salida 1. Así, independientemente del estado actual del circuito, al activar la señal de **init**, pasará al estado **E2** (codificado como 010).





Ejercicio 4 [25%]

Dado el circuito siguiente:



en el cual por la señal de entrada **SL** y **V** llegan datos de 2 bits y 8 bits, respectivamente.

Los registros **R0**, **R1**, **R2** y **R3** del banco de registros tienen los siguientes valores iniciales:

R0 = 10h

R1 = 20h

R2 = 30h

R3 = 40h

Nota: Tenéis disponible este ejercicio en VerilChart.


Completad el cronograma siguiente teniendo en cuenta que los valores se representan en hexadecimal:


Si tienes clase... ¡te llevamos al cine!

Regístrate y podrás ganar entradas para ir al cine con tus amigos.
Participa escaneando el código QR que aparece al lado.



· · PEC3 · · Estudios de Informática Multimedia y Telecomunicaciones





Describimos brevemente como se computan todas las señales:

- **Dout** toma el valor del contenido del registro indicado por la señal **SL** (al tratarse de una salida que no depende del flanco de reloj, la salida del banco de registros se modificará de forma inmediata cuando se modifique la entrada **SL**).
- **S1** toma el valor de **V** en el ciclo anterior.
- **S2** es la suma de **V** (en el ciclo actual) con **S1** (**V** en el ciclo anterior)
- **S3** toma el valor de **S2** en el ciclo anterior.
- La señal **E** se activa si la señal proveniente del biestable está activa, si **S1** es mayor que **Dout** (salida del comparador a la derecha de la figura) y **S3** $\geq$ 30h (salida del comparador a la izquierda de la figura).



Ejercicio 5 [10%]

Nota importante: Las dos preguntas TeSLA las encontraréis en el aula dentro de la actividad PEC3. Hay que responderlas en los enlaces que se habilitarán en el aula. En caso de no tener webcam para la pregunta de VÍDEO se habilitará un enlace especial para responderla con keystroke dynamics.

- a) [5%] Respecto al circuito desarrollado en el Ejercicio 4, explicad y razonad qué valor tiene **R3** en el ciclo que se inicia en el instante t_4 .

En el instante t_4 , R3 pasa a valer 40h porqué la señal de escritura (**E**) del banco de registros vale 1, el selector de registro (**SE**) vale 11 (3 en decimal) y **Din** tiene el valor de **V** (40h). Por tanto, se realiza la escritura de dicho valor sobre el registro indicado por el selector.

- b) [5%] Respecto al grafo de estados desarrollado en el Ejercicio 2, considerando una implementación de este grafo de estados con biestables y una memoria ROM, explicad cómo cambiaría el tamaño de la ROM si después de cada visualización de un patrón debe pasar dos ciclos en que todos los focos están apagados. Razonad la respuesta.

Esta modificación implicaría añadir uno o dos estados más al grafo (dependiendo de cómo se implemente el nuevo circuito) al que se iría al finalizar la secuencia correspondiente al patrón que se haya reproducido (es decir desde los estados P01 y P12), desde este estado (o estados si fuera implementado con 2 estados) volveríamos al estado inicial antes de iniciar una nueva secuencia. El grafo de estados nuevo tendrá 7 (o 8) estados, pero no requiere incrementar el número de biestables que se necesitan (3 biestables) para implementarlo. Por lo tanto, el tamaño de la ROM no cambia. Además, la transición que permitiría repetir las secuencias inmediatamente no existiría. La reducción de las transiciones en el grafo de estados, sin embargo, no influye en el tamaño de la ROM.