



PEC3 - Tercera prueba de evaluación continua

Presentación

Esta PEC se focaliza en los circuitos secuenciales. Los circuitos combinacionales nos permiten describir funcionalidades de un circuito pero no nos permite guardar información. Mediante biestables y registros podemos guardar información en memoria y hacer circuitos más complejos. En este PEC practicaremos con este tipo de circuitos.

Competencias

- Entender el funcionamiento de los circuitos lógicos secuenciales y conocer y saber aplicar técnicas de diseño de sistemas secuenciales.

Objetivos

- Saber discernir, a partir de la funcionalidad que se quiere que tenga un circuito lógico, si el circuito tiene que ser de tipo secuencial o combinacional.
- Conocer el funcionamiento del biestable D y de todas las entradas de control que puede tener.
- Saber analizar un circuito secuencial.
- Saber realizar un cronograma a partir de un circuito digital secuencial.
- Saber analizar un grafo de estados.
- Saber diseñar un circuito cualquiera a partir de la descripción de su funcionalidad mediante el modelo de Moore.

Recursos

Los recursos que se recomienda utilizar para esta PEC son los siguientes:

Básicos: El módulo 4 de los materiales.

Complementarios: VerilCIRC, VerilCHART y el Wiki de la asignatura.

Criterios de valoración

- Razonad la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.
- La valoración está indicada en cada uno de los subapartados



Uso de herramientas de IA

En esta actividad no está permitido el uso de herramientas de inteligencia artificial.

En el plan docente y en el [web sobre integridad académica y plagio](#) de la UOC encontraréis información sobre qué se considera conducta irregular en la evaluación y las consecuencias que puede tener.


Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado debéis dirigiros al consultor responsable de vuestra aula.
- Hay que entregar la solución en un fichero PDF utilizando una de las plantillas entregadas conjuntamente con este enunciado.
- Se debe entregar a través de la aplicación de **Entrega de la Actividad** correspondiente del apartado **Contenidos** de vuestra aula.
- La fecha límite de entrega es el **27 de noviembre** (a las 24 horas).

Descripción de la PEC a realizar

Ejercicio 1 [25%]


Dado el grafo de estados siguiente:




Se pide:


- a) **[5%]** Completad el cronograma siguiente. No hace falta que justifiquéis la respuesta.

NOTA: Tenéis disponible el ejercicio en VerilCHART, sin límite en el número de intentos para comprobar vuestra solución.



Para determinar el estado futuro miramos en los flancos ascendentes de la señal de reloj los valores que hay en las variables de entrada justo antes del flanco. En función del estado actual y de estos valores determinamos, según indique el grafo de estados dado, cuál tiene que ser el nuevo estado. Las salidas s_1 y s_0 se determinan en función del estado, y el valor que deben tener estos dos bits lo determina el grafo de estados dado. El cronograma resultante es:





b) **[10%]** Rellenad la tabla de transiciones y salidas siguiente (fijaos que se han unificado en una única tabla de excitaciones), codificando los estados según su índice asociado. No hace falta que justificuéis la respuesta.

NOTA: Tenéis disponible el ejercicio en VerilCHART, sin límite en el número de intentos para comprobar vuestra solución. Para especificar los casos don't care, indicad con el valor 0 cuando verifiquéis la tabla en VerilCHART.

q_2	q_1	q_0	e_1	e_0	q_2^+	q_1^+	q_0^+	s_1	s_0
0	0	0	0	0					
0	0	0	0	1					
0	0	0	1	0					
0	0	0	1	1					
0	0	1	0	0					
0	0	1	0	1					
0	0	1	1	0					
0	0	1	1	1					
0	1	0	0	0					
0	1	0	0	1					
0	1	0	1	0					
0	1	0	1	1					
0	1	1	0	0					
0	1	1	0	1					
0	1	1	1	0					
0	1	1	1	1					
1	0	0	0	0					
1	0	0	0	1					
1	0	0	1	0					
1	0	0	1	1					
1	0	1	0	0					
1	0	1	0	1					
1	0	1	1	0					
1	0	1	1	1					
1	1	0	0	0					
1	1	0	0	1					
1	1	0	1	0					
1	1	0	1	1					
1	1	1	0	0					
1	1	1	0	1					
1	1	1	1	0					
1	1	1	1	1					

En la tabla, las columnas $q_2q_1q_0$ representan el estado y las columnas $q_2^+q_1^+q_0^+$ el estado futuro, es decir, el estado en el ciclo siguiente a partir del valor de las entradas e_1e_0 . Para obtener la tabla de transiciones observamos en el grafo a qué estado futuro se llega desde cada estado con cada combinación de valores de las entradas.



Por ejemplo, vemos que estando en el estado E0 representado por $q_2q_1q_0 = 000$ para las entradas 00 y 01 se llega al estado E1, representado por $q_2q_1q_0 = 001$, y para las entradas 10 y 11 se llega al estado E6, representado por $q_2q_1q_0 = 110$.

La tabla de salidas expresa el valor de las salidas s_1s_0 en cada estado, teniendo en cuenta que las salidas dependen del estado, no del estado futuro.

q_2	q_1	q_0	e_1	e_0	q_2^+	q_1^+	q_0^+	s_1	s_0
0	0	0	0	0	0	0	1	1	0
0	0	0	0	1	0	0	1	1	0
0	0	0	1	0	1	1	0	1	0
0	0	0	1	1	1	1	0	1	0
0	0	1	0	0	0	1	0	0	0
0	0	1	0	1	0	1	0	0	0
0	0	1	1	0	0	0	0	0	0
0	0	1	1	1	0	0	0	0	0
0	1	0	0	0	0	1	1	1	1
0	1	0	0	1	0	1	1	1	1
0	1	0	1	0	0	1	1	1	1
0	1	0	1	1	0	1	1	1	1
0	1	1	0	0	0	1	1	0	1
0	1	1	0	1	0	1	1	0	1
0	1	1	1	0	0	1	1	0	1
0	1	1	1	1	1	0	0	0	1
1	0	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	1	0	0
1	0	0	1	0	1	0	0	0	0
1	0	0	1	1	0	1	0	0	0
1	0	1	0	0	1	0	1	0	0
1	0	1	0	1	1	1	0	0	0
1	0	1	1	0	1	1	0	0	0
1	0	1	1	1	1	0	1	0	0
1	1	0	0	0	1	0	0	1	1
1	1	0	0	1	0	0	0	1	1
1	1	0	1	0	1	0	0	1	1
1	1	0	1	1	1	0	0	1	1
1	1	1	0	0	x	x	x	x	x
1	1	1	0	1	x	x	x	x	x
1	1	1	1	0	x	x	x	x	x
1	1	1	1	1	x	x	x	x	x



c) **[5%]** ¿Cuántos bits de entrada tiene el circuito que implementa este grafo? ¿Cuántos bits de salida? ¿Cuál será el número mínimo de biestables para implementarlo? Si lo implementamos usando una memoria ROM, ¿cuántos bits de direcciones y cuántos bits de datos necesitará esta memoria?

A partir de la leyenda del grafo vemos que el circuito tiene **dos bits de entrada**, denominados e_1 y e_0 y **dos bits de salida**, denominados s_1 y s_0 . Como el circuito tiene 7 estados, $\log_2(7) \approx 2.8$, necesitamos 3 bits para representarlos con biestables y, por lo tanto, necesitamos 3 biestables para poder almacenar estos 3 bits.

La memoria ROM que puede implementar este circuito tendrá 5 bits de direccionamiento, 3 bits para el estado más 2 bits para la entrada. La dimensión de las palabras de la ROM tendrá que ser de 5 bits, 2 bits para guardar la salida y 3 bits para codificar el estado futuro. Por lo tanto, **la ROM será de dimensiones $2^5 \times 5$** .

d) **[5%]** Si quisiéramos implementar el circuito representado por la tabla de salidas y excitaciones del apartado b) usando una memoria ROM y biestables D, especificad en hexadecimal el contenido de las primeras seis posiciones de la memoria ROM.

@	hex


El contenido de la memoria ROM corresponde a las columnas q_2^+ , q_1^+ , q_0^+ , s_1 y s_0 de la tabla del apartado 1.b).

@	hex
0	06h
1	06h
2	1Ah
3	1Ah
4	08h
5	08h



Ejercicio 2 [25%]

Dado el circuito siguiente:




Se pide:

- a) [7,5%] Escribid la expresión algebraica de D_1 en suma de minterminos.

El valor de D_1 corresponde a la salida de una puerta OR donde sus entradas dependen de la salida de respectivas puertas AND. En la expresión algebraica, la operación de la puerta OR se representa como suma, la operación de la puerta AND como producto. Para escribir la expresión algebraica debemos obtener las operaciones de las puertas AND.

Hay dos salidas del decodificador que forman parte del valor de D_1 . Observamos que son las salidas de menor peso, s_0 y s_1 . Según la tabla de verdad del decodificador, s_0 se activa en el caso de $Q_1'Q_0'$, y s_1 se activa en el caso de $Q_1'Q_0$. Por lo tanto, la operación de una de las puertas AND es $Q_1'Q_0X'$, y la operación de la otra puerta AND es $Q_1'Q_0X$. Combinando con la operación de suma de la puerta OR obtenemos:

$$D_1 = Q_1' Q_0' X + Q_1' Q_0 X'$$



b) **[17,5%]** Rellenad la tabla de transiciones y salidas siguiente (fijaos que se han unificado en una única tabla de excitaciones).

NOTA: Tenéis disponible el ejercicio en VerilCHART, sin límite en el número de intentos para comprobar vuestra solución.

Q_1	Q_0	X	Q_1+	Q_0+	S_1	S_0
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

El circuito se puede describir con las siguientes expresiones algebraicas que usamos para obtener los valores de la tabla:

$$D_1 = Q_1' Q_0' X + Q_1' Q_0 X'$$

$$D_0 = M[@], \text{ con } @ = Q_1 Q_0 X$$

$$S_1 = Q_1$$

$$S_0 = Q_1 \text{ XOR } Q_0$$

Por lo tanto, podemos rellenar los valores de Q_1+ , Q_0+ , S_1 , S_0 a partir de Q_1 , Q_0 , X .

Q_1	Q_0	X	Q_1+	Q_0+	S_1	S_0
0	0	0	0	1	0	0
0	0	1	1	0	0	0
0	1	0	1	0	0	1
0	1	1	0	0	0	1
1	0	0	0	0	1	1
1	0	1	0	1	1	1
1	1	0	0	0	1	0
1	1	1	0	0	1	0



Ejercicio 3 [25%]

Considerad un sistema lógico secuencial que dispone de dos señales de entrada a y b , y una salida x , cada señal de 1 bit. El sistema reconoce, en la salida x , la situación en qué la señal a toma los valores 01 de la secuencia A en dos ciclos consecutivos de reloj y, a partir de cualquier ciclo posterior, la señal b toma también los valores 01 de la secuencia B en dos ciclos más de reloj. Una vez detectada la secuencia B, la salida x se pone a 1 en el ciclo de reloj siguiente. En cualquier otro caso, la salida x debe tomar el valor 0. No se considera el solapamiento de las secuencias A y B. O sea, no se detecta una secuencia A mientras la secuencia B no ha finalizado.


Ejemplo de funcionamiento, asumiendo que los valores de cada columna corresponden a un ciclo de reloj:


a	0	0	0	1	0	0	0	0	1	0	1	0	0	0	0	0	1	1	0	1	1	1	1	
b	0	0	0	0	0	1	0	0	0	0	1	0	1	0	0	0	0	1	0	0	1	1	1	
x		0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0

Se pide que diseñéis el grafo de estados del sistema lógico secuencial, especificando claramente el significado de cada estado.

Para conseguir el funcionamiento deseado, el circuito debe tener los siguientes estados:


Estado	Descripción	Salida
$E0$	No se ha reconocido nada.	0
$E1$	Se ha reconocido un 0 en la señal a .	0
$E2$	Se han reconocido un 0 y un 1 en la señal a en ciclos consecutivos, correspondiendo a la secuencia A.	0
$E3$	Se han reconocido la secuencia A y un 0 en la señal b .	0
$E4$	Se han reconocido un 0 y un 1 en la señal b en ciclos consecutivos, correspondiendo a la secuencia B en la señal b . Por lo tanto, se han reconocido la secuencia A y la secuencia B.	1







Ejercicio 4 [25%]

Dado el circuito siguiente, donde BR es un banco de 4 registros que denominamos R0, R1, R2 y R3:



Completad el cronograma siguiente, poniendo los valores de los registros en hexadecimal y el valor de *SE* y *SL* en binario.

NOTA: Tenéis disponible el ejercicio en VerilCHART, sin límite en el número de intentos para comprobar vuestra solución.



Para rellenar el cronograma debemos primer saber cómo calcular cada una de las señales:

- **Registro REG / Salida Y**: En cada flanco ascendente del reloj, se carga la entrada *X* del circuito y su valor aparece en la salida *Y* del registro.
- **SE**: El valor de *SE* corresponde a los bits de mayor y menor peso de la entrada *X*. Por lo tanto, se puede obtener directamente de la entrada *X*.
- **p**: La señal *p* es el producto lógico entre el bit de mayor peso de *Y* y el resultado de comparar si la salida del registro (correspondiendo a la señal *Y* en el cronograma) es menor que la entrada *X*.
- **SL**: El valor de *SL* depende de la entrada de la señal de selección *p* del multiplexor. Si $p = 1$, entonces *SL* corresponde a los bits de mayor y menor peso de la salida del registro.
- **BR**: En relación con el banco de registros *BR*, observamos que $E = 1$, por tanto, la escritura siempre está habilitada. En cuanto a la escritura, se realiza en el flanco ascendente del reloj, por lo tanto, se escribe en el registro indicado por el valor de *SE*, y el valor que se escribe es el de la salida del registro REG (correspondiendo a la señal *Y*).



en el cronograma) en el momento del flanco ascendente. En cuanto a la lectura, el valor de *Dout* en un ciclo concreto es el valor del registro seleccionado por *SL* en este mismo ciclo.

A partir de este razonamiento rellenamos el cronograma, que queda tal y como se muestra a continuación. En la solución del cronograma indicamos en más detalle unos casos concretos. En color naranja, mostramos la escritura en los ciclos t_1 y t_9 , mientras que en color verde mostramos la lectura en los ciclos t_3 y t_7 .

