

2010105.562PAC2Solucio.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



MÁSTER EN

Inteligencia Artificial & Data Management

MADRID

Formamos
talento para un futuro
Sostenible

saber más



Importante

Puedo eliminar la publi de este documento con 1 coin

¿Cómo consigo coins? → Plan Turbo: barato
→ Planes pro: más coins

perdo
espacio



Necesito
concentración

ali ali ooh
esto con 1 coin me
lo quito yo...

WUOLAH



Estudis d'Informàtica, Multimèdia i Telecomunicacions

Fonaments de Computadors PAC2 - Segona prova d'avaluació continuada


- Per a dubtes i aclariments sobre l'enunciat us heu de dirigir al consultor responsable de la vostra aula.
- Cal lliurar la solució en un fitxer PDF utilitzant una de les plantilles lliurades conjuntament amb aquest enunciat. Pugeu el fitxer a l'aplicatiu **Lliurament i registre d'AC**.
- Recordeu que heu de posar el vostre nom dins del fitxer que lliureu.
- La data límit de lliurament és el **2 de novembre** (a les 24 hores).
- **Raoneu la resposta a tots els exercicis. Les respostes sense justificació no rebran puntuació.**

Solució

Exercici 1 [30%]

Un procés de fabricació requereix controlar contínuament la temperatura i la humitat en una instal·lació.

La temperatura es mesura amb dos sensors T1 i T0. La humitat es mesura a l'interior de la instal·lació amb el sensor HI i a l'exterior amb el sensor HE.



Els senyals d'entrada del sistema de control són els següents:

- T1 s'activa a 1 quan la temperatura està per sobre de 35 °C.
- T0 s'activa a 1 quan la temperatura està per sobre de 30 °C.
- HI s'activa a 1 quan la humitat interior està per sota de 60%.
- HE s'activa a 1 quan la humitat exterior està per sota de 40%.

El senyal de sortida A de dos bits té els següents valors:

- A=3 si temperatura >35 °C i humitat interior <60% i humitat exterior <40%.
- A=2 si 30 °C < temperatura <=35 °C i [humitat interior <60% o humitat exterior <40%].
- A=1 en qualsevol altre cas.

- a) **[10%]** Obteniu la taula de veritat d'A (a_1 , a_0) usant l'ordre dels senyals d'entrada: $T1$ - $T0$ - HI - HE .

La taula de veritat ha d'indicar quin és el valor de la sortida A de dos bits (a_1 , a_0) per a totes les combinacions de les 4 variables d'entrada: $T1$, $T0$, HI i HE .

Per la descripció del funcionament de les variables d'entrada observem que hi ha combinacions que no es poden donar mai. Aquest és el cas en què $T1=1$ i $T0=0$ ja que és incompatible que d'una banda la temperatura sigui major que 35 °C i alhora menor que 30 °C. Totes les combinacions que tenen aquests dos valors en les variables d'entrada $T1$ i $T0$ són combinacions no importa (don't care) i tenen el valor x.

Posteriorment, completem la taula de veritat de la sortida A en funció dels 3 casos descrits en l'enunciat, amb la qual cosa ens queda:

$T1$	$T0$	HI	HE	a_1	a_0
0	0	0	0	0	1
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	0	1
0	1	0	1	1	0
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	x	x
1	0	0	1	x	x
1	0	1	0	x	x
1	0	1	1	x	x
1	1	0	0	0	1
1	1	0	1	0	1
1	1	1	0	0	1
1	1	1	1	1	1

- b) **[15%]** Minimitzeu a_1 i a_0 utilitzant el mètode de Karnaugh i dibuixeu el circuit d' a_0 amb el mínim nombre de portes.

El mapa de Karnaugh per a la funció de sortida a_1 és el següent:

$T1 \backslash T0$	00	01	11	10
HI \ HE				
00	0	0	0	x
01	0	1	0	x
11	0	1	1	x
10	0	1	0	x


D'on obtenim que $a_1 = T1' \cdot T0 \cdot HE + T1' \cdot T0 \cdot HI + T0 \cdot HI \cdot HE$

El mapa de Karnaugh per a la funció de sortida a_0 és el següent:

$T1T0$ $HIHE$	00	01	11	10
00	1	1	1	x
01	1	0	1	x
11	1	0	1	x
10	1	0	1	x

D'on obtenim que $a_0 = HI' \cdot HE' + T0' + T1$

Passem a dibuixar el circuit corresponent a la sortida a_0 :



c) [5%] Indiqueu la mida mínima d'una ROM per implementar el sistema (no fa falta que dibuixeu la ROM).

Tenint en compte que el circuit té 4 entrades d'1 bit cada una d'elles i 1 sortida de 2 bits, la memòria ROM amb què es podria implementar aquest circuit hauria de tenir una capacitat de 2^4 posicions de 2 bits d'amplada cadascuna.

Important

Puedo eliminar la publi de este documento con 1 coin

¿Cómo consigo coins? → Plan Turbo: barato
→ Planes pro: más coins

perdo
espacio




Necesito
concentración

ali ali ooh
esto con 1 coin me
lo quito yo...

WUOLAH

Exercici 2 [30%]

Donat el següent circuit lògic combinacional:



La ROM té el contingut següent:

M@
1
0
1
0
0
0
1
0

- a) [15%] Obteniu la taula de veritat de $s(a, b, c, d)$ amb les variables d'entrada ordenades tal com apareixen en els arguments de s . (Per resoldre aquest exercici es recomana calcular en aquesta taula també el valor dels senyals $m+$ i $m-$ d'entrada del multiplexor i els senyals $muxout$ i $cmpout$ d'entrada de la porta OR).

Comencem calculant els senyals intermedis que es proposen a l'enunciat.

El senyal $m+$ l'obtenim a partir de consultar el contingut de la ROM en funció de les variables a , b i c , que formen el seu adreçament.

El senyal $m-$ l'obtenim a partir de calcular la funció o-exclusiva del senyal b negat amb el senyal c .

El senyal $cmpout$ el calculem comprovant si els senyals b , c i d són 110, respectivament, activant el senyal en l'esmentat cas o desactivant-lo en cas contrari.

El senyal *muxout* correspon a *m+* o *m-* en funció del que valgui el senyal *d*.

Finalment, la sortida *s* és la suma lògica entre els senyals *cmpout* i *muxout*. La taula de veritat resultant és la següent:

<i>a</i>	<i>b</i>	<i>c</i>	<i>d</i>	<i>m+</i>	<i>m-</i>	<i>cmpout</i>	<i>muxout</i>	<i>s</i>
0	0	0	0	1	1	0	1	1
0	0	0	1	1	1	0	1	1
0	0	1	0	0	0	0	0	0
0	0	1	1	0	0	0	0	0
0	1	0	0	1	0	0	0	0
0	1	0	1	1	0	0	1	1
0	1	1	0	0	1	1	1	1
0	1	1	1	0	1	0	0	0
1	0	0	0	0	1	0	1	1
1	0	0	1	0	1	0	0	0
1	0	1	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0
1	1	0	1	1	0	0	1	1
1	1	1	0	0	1	1	1	1
1	1	1	1	0	1	0	0	0

b) [5%] Indiqueu la sortida *s* en suma de mintermes.

Una vegada obtinguda la taula de veritat de la funció passem a expressar aquesta funció *s* com a suma de mintermes:

$$s(a,b,c,d) = a' \cdot b' \cdot c' \cdot d' + a' \cdot b' \cdot c' \cdot d + a' \cdot b \cdot c' \cdot d + a' \cdot b \cdot c \cdot d' + a \cdot b' \cdot c' \cdot d' + a \cdot b \cdot c' \cdot d + a \cdot b \cdot c \cdot d'$$

c) [10%] Implementeu la funció *s* utilitzant un multiplexor amb 4 entrades de control.


Per implementar una funció de 4 variables d'entrada amb un multiplexor de 4 entrades de control únicament hem de connectar les entrades del circuit a les de control del multiplexor i traspasar la taula de veritat de la sortida a cada una de les entrades de dades del multiplexor. D'aquesta forma, la sortida del multiplexor ja coincideix amb la sortida *s* del circuit.

Imagínate aprobando el examen


Necesitas tiempo y concentración

Planes	 PLAN TURBO	 PLAN PRO	 PLAN PRO+
 Descargas sin publi al mes	10 	40 	80 
 Elimina el video entre descargas			
 Descarga carpetas			
 Descarga archivos grandes			
 Visualiza apuntes online sin publi			
 Elimina toda la publi web			
 Precios Anual ☐	0,99 € / mes	3,99 € / mes	7,99 € / mes

Ahora que puedes conseguirlo,
¿Qué nota vas a sacar?



WUOLAH



Exercici 3 [40%]

Un sistema VELOCITAT calcula la velocitat d'un dispositiu en centímetres per segon mitjançant el temps que el dispositiu està entre dos sensors. Els sensors estan a una distància de 3 metres. Per a unes proves inicials s'estima que el temps mínim que el dispositiu pot trigar entre els dos sensors és de 30 segons, i el temps màxim és de 300 segons. Els sensors poden mesurar només segons sencers. En cap moment no hi ha més d'un dispositiu entre els dos sensors.

- a) [5%] Quants bits es necessiten per representar la velocitat (donada en cm/segon) del dispositiu en complement a 2? (velocitat = distància / temps).

La velocitat màxima vindrà determinada pel temps mínim que es necessita per passar entre els dos sensors. La velocitat màxima serà $300 \text{ cm} / 30 \text{ segons} = 10 \text{ cm/segon}$. El nombre de bits que es necessiten per representar aquesta velocitat com un enter en complement a 2 és 5.

Suposem en els següents apartats que les velocitats tenen valors entre 1 i 6 cm/segon i es representen en complement a 2 amb 4 bits.

- b) [10%] Hi ha quatre llocs diferents i en cadascun un sistema VELOCITAT mesura la velocitat de dispositius indicant-la amb els senyals V1, V2, V3, V4, respectivament. Dissenyu un sistema BLOC MITJANA que calcula la velocitat mitjana VM de les 4 velocitats V1 a V4. Suposem que el càlcul de la mitjana torna com a resultat la part sencera de la mitjana on no es consideren els decimals. Indiqueu clarament la mida necessària de tots els busos.



Importante

Puedo eliminar la publi de este documento con 1 coin

¿Cómo consigo coins? → Plan Turbo: barato
→ Planes pro: más coins

perdo
espacio



Necesito
concentración

ali ali ooh
esto con 1 coin me
lo quito yo...

WUOLAH

Per calcular la velocitat mitjana hem de sumar totes les velocitats i dividir-la entre el nombre de quantitats sumades. En aquest cas hem de calcular la mitjana de 4 velocitats, per la qual cosa la divisió sencera entre 4 la podem efectuar descartant els dos bits de menys pes de la suma de velocitats.


L'acumulació de les 4 velocitats la implementem a partir de sumar de dos en dos les esmentades velocitats. Posteriorment, sumem les dues sumes obtingudes prèviament.

En el primer nivell de sumes partim de nombres de 4 bits. Als 4 bits de la suma formalment els hauríem d'afegir el bit c_{out} perquè la suma es pogués emmagatzemar correctament. Tanmateix, tenint en compte que el rang de valors de cada velocitat és [1..6], determinem que el rang d'aquestes sumes és [2..12], amb el que de forma optimitzada per a aquest cas podem prescindir del cinquè bit i realitzar els càlculs considerant que els números són naturals representats en 4 bits.

El sumador del segon nivell ha de sumar dos números representats en 4 bits i la seva sortida ha de considerar-se en 5 bits per representar també tot el possible rang de valors.


Una vegada conclosa la suma de segon nivell, afegim el bit de major pes, que ha de ser 0, per tornar a tenir una velocitat representada com a nombre enter en Ca_2 , i eliminem els dos bits de menor pes, tal com s'ha comentat en el primer paràgraf.

El circuit resultant es mostra a continuació.



Per als apartats següents disposem de la velocitat mitjana VM obtinguda en l'apartat anterior.

En un cinquè lloc hi ha un altre sistema VELOCITAT que proporciona la velocitat $V5$. Es desitja dissenyar el següent sistema ACTIVADOR D'ALARMA:



El sistema analitza la diferència entre la velocitat $V5$ i la velocitat mitjana VM i proporciona la següent sortida Z en complement a 2 en funció dels següents quatre casos:

Si $VM - V5 = 0$	: $Z = 0000_{(2)}$	i alarma = 0
Si $1 \leq VM - V5 \leq 3$	: $Z = VM$	i alarma = 0
Si $VM - V5 > 3$	: $Z = V5$	i alarma = 1
Si $VM - V5 < 0$	: $Z = 1111_{(2)}$	i alarma = 0

c) **[10%]** Dissenyeu un circuit a nivell de blocs per obtenir el senyal *alarma*

L'alarma s'activa quan la resta $VM - V5$ és major que 3. En primer lloc hem d'implementar la resta, que podem fer amb un sumador i canviant de signe el segon sumand. Per canviar de signe en complement a 2, hem de complementar bit a bit l'operand i sumar-ne un al resultat. Per realitzar aquesta operació, utilitzem un bloc de portes NOT per complementar bit a bit i utilitzem el senyal d'entrada Cin del sumador per sumar una unitat.

Posteriorment, cal comparar si el resultat d'aquesta resta és major que 3. Com el comparador és de números naturals i el resultat de la resta pot proporcionar un número negatiu, necessitem evitar que aquests números negatius interfereixin en la comparació. Per a això i en cas que després de la resta obtinguem un número negatiu necessitem canviar l'operand a comparar per un altre que no interfereixi en la comparació com és el valor 0. S'ha de tenir en compte que si la resta $VM - V5$ és negativa implica que mai no s'ha d'activar l'alarma. Amb l'ajuda d'un multiplexor escollim el valor obtingut després de la resta, si aquest valor és positiu; o la constant 0 en cas que la resta sigui negativa.

Reservados todos los derechos. No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.



- C=11 quan $VM - V5 = 0$
 C=10 quan $1 \leq VM - V5 \leq 3$
 C=01 quan $VM - V5 > 3$
 C=00 quan $VM - V5 < 0$

A l'entrada de dades 0 del codificador li connectem una funció que s'activi quan $VM-V5 < 0$. Aquesta funció la tenim calculada en l'apartat anterior després de realitzar la resta entre VM i $V5$. En concret, el bit de major pes que obtenim a la sortida ens dóna justament aquesta informació.

Per a l'entrada de dades 3 hem de dissenyar una funció que s'activi quan $VM-V5 = 0$. Podem obtenir aquesta funció amb una porta NOR, les entrades de la qual siguin tots els bits que representen $VM-V5$.

9 de 10

Importante

Puedo eliminar la publi de este documento con 1 coin

¿Cómo consigo coins? → Plan Turbo: barato
→ Planes pro: más coins

perdo
espacio




Necesito
concentración

ali ali ooh
esto con 1 coin me
lo quito yo...

WUOLAH

suma de les altres tres funcions anteriors. Per tant, amb una porta NOR també la podem calcular.

Dibuixem a continuació el circuit que calcula el senyal C en funció dels senyals S i alarma obtinguts en l'apartat anterior.



e) [5%] Completeu el circuit per obtenir el senyal Z.

Ajuntant el circuit de l'apartat c) amb el circuit de l'apartat d) pràcticament tenim el circuit global. Només queda per determinar la sortida Z, que obtindrem amb un multiplexor. Els dos bits calculats en l'apartat anterior serveixen per controlar aquest multiplexor. A les entrades de dades hi hem de posar l'opció que correspon segons ens indica l'enunciat.

El circuit global queda tal com segueix:

