

05.56220132PAC2Solucio.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



MÁSTER EN

Inteligencia Artificial & Data Management

MADRID

Formamos
talento para un futuro
Sostenible

saber más





PAC2 - Segona prova d'avaluació continuada

Presentació

Després de conèixer els sistemes de representació de la informació, aquesta PAC es focalitza en els circuits lògics combinacionals. Les funcions lògiques ens permeten descriure la funcionalitat d'un circuit i mitjançant les portes lògiques i els blocs combinacionals podem implementar-les en un circuit. Tot això, no es podria fer sense saber mecanismes de minimització, com mapes de Karnaugh, que ens permeten reduir les dimensions del circuit que s'ha d'implementar.

Competències

- Conèixer i saber aplicar l'àlgebra de Boole per a la manipulació de funcions lògiques.
- Tenir nocions tecnològiques dels circuits digitals i entendre la relació entre els circuits digitals i les funcions lògiques.
- Conèixer i saber utilitzar les portes lògiques i els mòduls combinacionals en el disseny de circuits lògics.

Objectius

- Saber aplicar les operacions bàsiques i els axiomes de l'àlgebra de Boole.
- Saber representar les funcions lògiques mitjançant Taules de veritat.
- Saber representar les funcions lògiques mitjançant expressions algebraiques.
- Saber analitzar un circuit combinacionals.
- Saber realitzar un cronograma a partir d'un circuit digital combinacional.
- Saber sintetitzar una funció a dos nivells.
- Saber dissenyar un circuit combinacional senzill a partir dels blocs combinacionals dels materials.

Recursos

Els recursos que es recomana fer servir per aquesta PAC són els següents:

Bàsics: El mòdul 3 dels materials.

Complementaris: KeMap, VerilCIRC, VerilChart i el Wiki de l'assignatura.

Criteris de valoració

- Raoneu la resposta en tots els exercicis. Les respostes sense justificació no rebran puntuació.
- La valoració està indicada en cadascun dels subapartats.

Format i data de lliurament

- Per a dubtes i aclariments sobre l'enunciat, adreceu-vos al consultor responsable de la vostra aula.
- Cal lliurar la solució en un fitxer PDF fent servir una de les plantilles lliurades conjuntament amb aquest enunciat.
- S'ha de lliurar a través de l'aplicació de **Lliurament i registre d'AC** de l'apartat Avaluació de la vostra aula.
- La data límit de lliurament és el **9 d'abril** (a les 24 hores).

Descripció de la PAC a realitzar

Solució

Exercici 1 [10%]


Es vol dissenyar un circuit lògic combinacional CLC que controli les dues comportes de sortida d'aigua de la presa d'un pantà a partir del cabal d'aigua que entra al pantà i l'alçada on arriba l'aigua a la presa.

Per detectar el cabal d'aigua que entra al pantà tenim dos sensors *a1* i *a2*. El sensor *a1* s'activa a 1 quan el cabal d'aigua és igual o superior a 500 l/s i inferior a 1000 l/s. El sensor *a2* s'activa a 1 quan el cabal d'aigua és igual o superior a 1000 l/s.

Per detectar l'alçada de l'aigua a la presa tenim dos sensors *h1* i *h2*. El sensor *h1* s'activa a 1 quan l'alçada de l'aigua és igual o superior als 10m. El sensor *h2* s'activa a 1 quan l'alçada de l'aigua és igual o superior als 15m.

Les dues comportes es controlen amb els senyals *c1* i *c2*. Quan un d'aquests senyals s'activa a 1 s'obre la comporta associada i quan val 0 la comporta roman tancada.

El circuit respon al següent diagrama:



L'obertura de les comportes s'ha de realitzar segons el següent criteri:

- La comporta controlada per *c1* s'ha d'obrir quan el cabal d'entrada d'aigua al pantà sigui igual o superior a 500 l/s i inferior a 1000 l/s i l'alçada d'aigua a la presa sigui igual o superior a 10m i inferior a 15m. En aquest cas, la comporta *c2* romandrà tancada.

- La comporta controlada per $c2$ s'ha d'obrir quan el cabal d'entrada d'aigua al pantà sigui igual o superior a 1000 l/s i l'alçada d'aigua a la presa sigui igual o superior a 10m i inferior a 15m. En aquest cas, la comporta $c1$ romandrà tancada.
- Totes dues comportes s'han d'obrir quan l'alçada d'aigua a la presa sigui igual o superior a 15m.

Es demana que ompliu la taula de veritat següent que implementa la funcionalitat del circuit *CLC*.

NOTA: Tingueu en compte els casos no importa (don't cares)

$a1$	$a2$	$h1$	$h2$	$c1$	$c2$
0	0	0	0		
0	0	0	1		
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0		
1	0	0	1		
1	0	1	0		
1	0	1	1		
1	1	0	0		
1	1	0	1		
1	1	1	0		
1	1	1	1		

Ens adonem que els casos $[a1 \ a2] = [1 \ 1]$ i $[h1 \ h2] = [0 \ 1]$ són impossibles i per això a les files corresponents a aquesta combinació de valors d'entrades hi posem x per indicar que són valors don't care.

El primer criteri per a $c1$ es compleix quan es doni la combinació $[a1 \ a2 \ h1 \ h2] = [1 \ 0 \ 1 \ 0]$. Posem un 1 a $c1$ en la fila de la taula corresponent a aquesta combinació, i 0 a $c2$.

El segon criteri per a $c2$ es compleix quan es doni la combinació $[a1 \ a2 \ h1 \ h2] = [0 \ 1 \ 1 \ 0]$. En la fila de la taula corresponent a aquesta combinació, $c1 = 0$ i $c2 = 1$.

El tercer criteri es compleix quan es donin les combinacions $[a1 \ a2 \ h1 \ h2] = [0 \ 0 \ 1 \ 1]$ i $[0 \ 1 \ 1 \ 1]$ i $[1 \ 0 \ 1 \ 1]$ i $c1$ i $c2$ valdran 1.

Aquí tenemos de todo (incluyendo las cosas del ex de Marta) Javi, si lees esto, Marta lo ha dejado a buen precio. Anímate.

milanuncios

05.562 • Fonaments de Computadors • PAC2 • 2013-14 • Estudis d'Informàtica Multimèdia i

Telecomunicació

a1	a2	h1	h2	c1	c2
0	0	0	0	0	0
0	0	0	1	X	X
0	0	1	0	0	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	1	X	X
0	1	1	0	0	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	X	X
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	0	X	X
1	1	0	1	X	X
1	1	1	0	X	X
1	1	1	1	X	X

Exercici 2 [35%]

Donada la taula de veritat següent:

x	y	z	w	f	g
0	0	0	0	1	X
0	0	0	1	0	1
0	0	1	0	1	X
0	0	1	1	0	0
0	1	0	0	1	1
0	1	0	1	1	1
0	1	1	0	0	X
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	0	X
1	0	1	0	1	1
1	0	1	1	0	1
1	1	0	0	1	X
1	1	0	1	0	0
1	1	1	0	1	X
1	1	1	1	0	0

a) [5%] Expressen sense simplificar la funció f en forma de suma de mintermes.

Els mintermes d'una funció són aquelles combinacions per a les quals la funció val 1:

$$f = x'y'z'w' + x'y'zw' + x'yz'w' + x'yz'w + xy'z'w' + xy'zw' + xyz'w' + xyzw'$$

- b) [5%] Escriviu l'expressió algebraica mínima a dos nivells de la funció f , obtenint-la mitjançant el mètode de Karnaugh.

NOTA: Teniu disponible l'exercici a KeMAP per verificar-lo. Per evitar un mal ús de l'eina, en cas que es realitzin més de 5 intents, la nota de l'exercici es reduirà al 50%. Us recomanem fer proves amb KeMAP amb altres exercicis abans de fer el de la PAC.

El mapa de Karnaugh per a la funció f és el següent:

$\begin{matrix} x y \\ z w \end{matrix}$	00	01	11	10
00	1	1	1	1
01	0	1	0	0
11	0	0	0	0
10	1	0	1	1

I obtenim l'expressió mínima següent: $f = y'w' + xw' + x'yz'$

- c) [12,5%] Sintetitzeu de manera mínima a dos nivells la funció g mitjançant el mètode de Karnaugh, i implementeu el resultat amb portes lògiques.

NOTA: Teniu disponible l'exercici a VerilUOC i a KeMAP per verificar-lo. Respecte a KeMAP, per evitar un mal ús de l'eina, en cas que es realitzin més de 5 intents la nota de l'exercici es reduirà al 50%. Us recomanem fer proves amb KeMAP amb altres exercicis abans de fer el de la PAC. En el cas de VerilUOC no hi ha limitació de nombre d'intents.

El mapa de Karnaugh per a la funció g és el següent:



Compra más barato eso que tanto querías o vende las cosas que te dejó tu ex. **No llores, factura**

Encuentra la caja de Milanuncios en el trastero y gana
5 coins para descargas sin publi.

REGLAS


1. Encuentra el objeto oculto en el anuncio dentro de tu apunte.
2. Escanea el QR para acceder al juego en Wuolah.
3. Introduce la coordenada donde se esconde el producto.
4. Gana tu recompensa 🎁

Fácil

5



Juega Ahora






Telecomunicació

$\begin{matrix} x & y \\ z & w \end{matrix}$	00	01	11	10
00	x	1	x	0
01	1	1	0	x
11	0	1	0	1
10	x	x	x	1

I obtenim la següent expressió mínima: $g = x'z' + x'y + xy'z$

El circuit corresponent és:






d) [7,5%] Implementeu la funció g utilitzant un multiplexor de 3 variables de control.


NOTA: Teniu disponible l'exercici a VerilUOC per verificar-lo.

En l'apartat anterior hem vist que la sortida g és independent de l'entrada w . Per això podem implementar la funció g amb un multiplexor on tenim en les 3 entrades de control els senyals x , y i z . Els valors de les 8 entrades de dades del multiplexor es poden obtenir de dues formes:


1. Obtenint els valors que ha de tenir el senyal g segons la taula de veritat de l'enunciat eliminant el senyal d'entrada w .
2. A partir de l'expressió minimitzada de l'apartat anterior expandint tots els termes fins a obtenir termes amb els tres senyals x , y i z . Per tant, obtindríem l'expressió $g = x'z' + x'y + xy'z = (x'y'z' + x'yz') + (x'yz' + x'yz) + xy'z = x'y'z' + x'yz' + x'yz + xy'z$.



e) [5%] Completeu el cronograma següent.




La sortida f del cronograma es determina fent ús de la taula de veritat a partir de la combinació concreta dels senyals d'entrada que hi ha en cada moment.



Exercici 3 [25%]

Donat el circuit lògic combinacional següent:



on el contingut de la memòria ROM és:

@	ROM[@]
0	11
1	00
2	01
3	10
4	01
5	10
6	11
7	00

Es demana que ompliu la taula de veritat següent que especifica la sortida x en funció de les entrades a, b, c, d . Cal calcular prèviament els valors intermedis indicats a la taula (sortida del sumador, entrada del codificador, sortida del codificador, sortida del multiplexor, adreça de la ROM en decimal).

Els valors de la taula de veritat s'han obtingut de la següent forma:

1. Les sortides del sumador s'obtenen sumant els valors de les entrades a, b, c, d com un bus de 4 bits amb la constant 1011 i el ròssec $C_{in} = 1$.
2. L'entrada del codificador són el valor de C_{out} i els tres bits de més pes de la sortida del sumador.

Aquí tenemos de todo (incluyendo las cosas del ex de Marta) Javi, si lees esto, Marta lo ha dejado a buen precio. Anímate.

milanuncios

05.562 • Fonaments de Computadors • PAC2 • 2013-14 • Estudis d'Informàtica Multimèdia i

Telecomunicació

- La sortida del codificador s'obté aplicant la taula de veritat que defineix el funcionament del codificador (capítol 3.2 dels apunts del mòdul 3).
- La sortida del multiplexor està controlada amb el senyal d . Quan $d = 1$, la sortida correspon a l'entrada de més pes i quan $d = 0$, la sortida del multiplexor és l'entrada de menys pes.
- Per obtenir l'adreça de la ROM, ajuntem la sortida del codificador i la sortida d'una porta AND, que té com entrades el bit de menys pes de la sortida del sumador i la sortida del multiplexor.
- La sortida de la ROM que correspon a cada adreça l'obtenim de la taula de contingut de la ROM de l'enunciat.
- Finalment apliquem una porta XOR a la sortida de la ROM per obtenir el senyal x .

				Sort. Sumador					Ent. Codificador				Sort. Codif.		Sort. MUX	@ROM (dec)	
a	b	c	d	Cout	S3	S2	S1	S0	e3	e2	e1	e0	+	-			x
0	0	0	0	0	1	1	0	0	0	1	1	0	1	0	1	2	1
0	0	0	1	0	1	1	0	1	0	1	1	0	1	0	0	2	1
0	0	1	0	0	1	1	1	0	0	1	1	1	1	0	1	2	1
0	0	1	1	0	1	1	1	1	0	1	1	1	1	0	1	6	0
0	1	0	0	1	0	0	0	0	1	0	0	0	1	1	1	3	1
0	1	0	1	1	0	0	0	1	1	0	0	0	1	1	1	7	0
0	1	1	0	1	0	0	1	0	1	0	0	1	1	1	1	3	1
0	1	1	1	1	0	0	1	1	1	0	0	1	1	1	1	7	0
1	0	0	0	1	0	1	0	0	1	0	1	0	1	1	0	3	1
1	0	0	1	1	0	1	0	1	1	0	1	0	1	1	0	3	1
1	0	1	0	1	0	1	1	0	1	0	1	1	1	1	0	3	1
1	0	1	1	1	0	1	1	1	1	0	1	1	1	1	1	7	0
1	1	0	0	1	1	0	0	0	1	1	0	0	1	1	0	3	1
1	1	0	1	1	1	0	0	1	1	1	0	0	1	1	1	7	0
1	1	1	0	1	1	0	1	0	1	1	0	1	1	1	0	3	1
1	1	1	1	1	1	0	1	1	1	1	0	1	1	1	1	7	0

Compra más barato eso que tanto querías o vende las cosas que te dejó tu ex. No llores, factura.

Exercici 4 [30%]

Es vol dissenyar un circuit lògic combinacional NORM que normalitzi una mantissa. El circuit respon al següent diagrama.



ME és la mantissa d'entrada, que té 8 bits, on la coma se situa a la dreta del bit de més pes; i MS és la mantissa de sortida, que té 5 bits, i que es representa amb bit implícit i on el criteri d'aproximació que s'usa és el truncament.

A continuació us posem uns exemples de correspondència entre les mantisses d'entrada i de sortida:

- Si $ME = 00101010_2$ tenim que la mantissa d'entrada és $0,0101010_2 = 0,0101010_2 \cdot 2^0$. Per normalitzar la mantissa s'ha de desplaçar la coma fins que estigui a la dreta del primer bit significatiu. Per tant, $0,0101010_2 \cdot 2^0 = 1,01010_2 \cdot 2^{-2}$. Així, tenim que $MS = 01010_2$.
- Si $ME = 10111111_2$ tenim que la mantissa d'entrada és $1,0111111_2$ i ja està normalitzada. Com que per representar MS es fa servir truncament tenim que $MS = 01111_2$.

En aquest exercici suposem que l'entrada 00000000 no es produeix mai, ja que una mantissa amb valor 0 no es pot normalitzar.

Es demana que dissenyeu el circuit NORM utilitzant les portes i els blocs combinacionals (excepte una memòria ROM) que creieu necessaris. Cal indicar clarament la dimensió de tots els busos del circuit i explicar textualment el raonament que heu seguit per fer el disseny.

NOTA: Teniu disponible l'exercici a VerilUOC.

Hem de detectar en la mantissa d'entrada ME en quina posició es troba el 1 de més pes. Podem aplicar un codificador per fer-ho. Segons el funcionament del codificador, el valor de sortida del codificador correspon a la posició del bit de més pes amb valor 1.

En funció de la posició d'aquest bit, hem de fer un desplaçament en ME . En el cas de l'exemple $ME = 00101010_2$ de l'enunciat, el codificador proporcionarà la sortida 101_2 (5_{10} en decimal), indicant que és el cinquè bit (comptant els bits de 0 a 7). Tal com explica l'exemple, hem de desplaçar ME 2 bits cap a l'esquerra. Aquest valor de desplaçament l'obtenim restant del valor màxim 7 el valor de la sortida del codificador. En aquest cas $7 - 5 = 2$. Per fer una resta de dos valors binaris, utilitzem la seva representació en Ca_2 i utilitzem un sumador fent l'operació $7 + (-5)$. Per fer la resta,

hem de representar la sortida del codificador de forma canviant 0s per 1s i sumant 1. Això ho realitzem amb una porta NOT i ficant l'entrada de ròssec del sumador $C_{in} = 1$. La sortida del sumador és el nombre de bits que el decalador ha de decalar del senyal *ME* cap a l'esquerra.


Una altra opció, no mostrada en els següents circuits per implementar el nombre de bits a decalar, és complementar amb un sol bloc NOT els bits de sortida del codificador.

Per realitzar el desplaçament dels bits ho podem realitzar de dues formes:

1. En VerilUOC es pot realitzar el desplaçament amb un únic decalador que té una entrada addicional per indicar el nombre de bits a decalar.
2. En el cas de disposar de decaladors on el nombre de bits a decalar és fixe tal com es descriu en els materials de l'assignatura, la forma de realitzar-ho és utilitzant tres decaladors de 4, 2 i 1 bit respectivament, que permeten fer un desplaçament de qualsevol de nombre de bits combinant els tres decaladors. Els multiplexors addicionals permeten controlar quin decalador s'ha d'utilitzar depenent del nombre de bits a decalar.

Del resultat del desplaçament agafarem els bits 2-6 que corresponen a la mantissa de sortida *MS* de 5 bits.

Mostrem dos circuits basats en les dues solucions explicades per realitzar el desplaçament de bits.



Aquí tenemos de todo (incluyendo las cosas del ex de Marta) Javi, si lees esto, Marta lo ha dejado a buen precio. Anímate.




milanuncios



05.562 • Fonaments de Computadors • PAC2 • 2013-14 • Estudis d'Informàtica Multimèdia i

Telecomunicació



Compra más barato eso que tanto querías o vende las cosas que te dejó tu ex. No llores, factura.