




05 - 20141_PAC2_Solució

Fundamentos de computadores (Universitat Oberta de Catalunya)



Scan to open on Studocu



PAC2 - Segona prova d'avaluació continuada

Presentació

Després de conèixer els sistemes de representació de la informació, aquesta PAC es focalitza en els circuits lògics combinacionals. Les funcions lògiques ens permeten descriure la funcionalitat d'un circuit, i mitjançant les portes lògiques i els blocs combinacionals podem implementar-les en un circuit. Tot això no es podria fer sense conèixer mecanismes de minimització, com mapes de Karnaugh, que ens permeten reduir les dimensions del circuit que s'ha d'implementar.

Competències

- Conèixer i saber aplicar l'àlgebra de Boole per a la manipulació de funcions lògiques.
- Tenir nocions tecnològiques dels circuits digitals i entendre la relació entre els circuits digitals i les funcions lògiques.
- Conèixer i saber utilitzar les portes lògiques i els mòduls combinacionals en el disseny de circuits lògics.

Objectius

- Saber aplicar les operacions bàsiques i els axiomes de l'àlgebra de Boole.
- Saber representar les funcions lògiques mitjançant taules de veritat.
- Saber representar les funcions lògiques mitjançant expressions algebraïques.
- Saber analitzar un circuit combinacional.
- Saber realitzar un cronograma a partir d'un circuit digital combinacional.
- Saber sintetitzar una funció a dos nivells.
- Saber dissenyar un circuit combinacional senzill a partir dels blocs combinacionals dels materials.

Recursos


Els recursos que es recomana fer servir per a aquesta PAC són els següents:

Bàsics: El mòdul 3 dels materials.

Complementaris: KeMap, VerilCIRC, VerilChart i el Wiki de l'assignatura.

Criteris de valoració

- Raoneu la resposta en tots els exercicis. Les respostes sense justificació no rebran puntuació.
- La valoració està indicada a cadascun dels subapartats.



Format i data de lliurament

- Per a dubtes i aclariments sobre l'enunciat, adreceu-vos al consultor responsable de la vostra aula.
- Cal lliurar la solució en un fitxer PDF fent servir una de les plantilles lliurades conjuntament amb aquest enunciat.
- S'ha de lliurar a través de l'aplicació de **Lliurament i registre d'AC** de l'apartat Avaluació de la vostra aula.
- La data límit de lliurament és el **29 d'octubre** (a les 24 hores).

Descripció de la PAC a realitzar

Solució

Exercici 1 [25%]


Donada la taula de veritat següent:

a	b	c	d	f1	f2	f3
0	0	0	0	0	1	1
0	0	0	1	0	1	x
0	0	1	0	0	0	x
0	0	1	1	0	1	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	0	0	1
0	1	1	1	1	0	x
1	0	0	0	0	1	x
1	0	0	1	0	1	x
1	0	1	0	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	0
1	1	0	1	1	0	x
1	1	1	0	1	0	x
1	1	1	1	1	0	x

a) [5%] Expressen sense simplificar la funció f_1 en forma de suma de mintermes.

Els mintermes d'una funció són les combinacions de valors de les variables d'entrada per a les quals la funció val 1. A la taula de veritat veiem que la funció f_1 té cinc mintermes. El terme producte corresponent a cadascun d'ells conté totes les variables, negades si valen 0 en la combinació en qüestió. L'expressió que busquem és aquesta:

$$f_1 = a' \cdot b \cdot c \cdot d + a \cdot b' \cdot c \cdot d + a \cdot b \cdot c' \cdot d + a \cdot b \cdot c \cdot d' + a \cdot b \cdot c \cdot d$$



- b) [10%] Sintetitzeu de manera mínima a dos nivells la funció f_2 mitjançant el mètode de Karnaugh, i implementeu el resultat amb portes lògiques.


NOTA: Teniu disponible l'exercici a VerilCIRC i a KeMAP per verificar-lo. Respecte a KeMAP (per a la primera part de l'exercici), per evitar un mal ús de l'eina, en cas que es realitzin més de 5 intents, la nota de l'exercici es reduirà al 50%. Us recomanem fer proves amb KeMAP amb altres exercicis abans de fer el de la PAC. En el cas de VerilCIRC (per a la segona part de l'exercici) no hi ha limitació en el nombre d'intents.

El mapa de Karnaugh per a la funció f_2 és el següent:

ab \ cd	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	1	0	0	0
10	0	0	0	1


I obtenim l'expressió mínima següent: $f = a' \cdot b' \cdot d + a \cdot b' \cdot d + b' \cdot c$

El circuit que l'implementa amb portes lògiques és el següent:



- c) [10%] Sintetitzeu de manera mínima a dos nivells la funció f_3 mitjançant el mètode de Karnaugh. Implementeu l'expressió obtinguda utilitzant únicament un multiplexor de 2 entrades de control.

NOTA: Teniu disponible l'exercici a VerilCIRC i a KeMAP per verificar-lo. Respecte a KeMAP (per a la primera part de l'exercici), per evitar un mal ús de




l'eina, en cas que es realitzin més de 5 intents la nota de l'exercici es reduirà al 50%. Us recomanem fer proves amb KeMAP amb altres exercicis abans de fer el de la PAC. En el cas de VerilCIRC (per a la segona part de l'exercici) no hi ha limitació en el nombre d'intents. Tingueu en compte que VerilCIRC no comprova si utilitzeu únicament un multiplexor. Simplement comprova que el circuit sigui funcionalment equivalent a la solució.


El mapa de Karnaugh per a la funció f_3 és el següent:

ab \ cd	00	01	11	10
00	1	0	0	x
01	x	0	x	x
11	0	x	x	0
10	x	1	x	0

I obtenim l'expressió mínima següent: $f = b \cdot c + b' \cdot c'$


Per implementar-la usant únicament un multiplexor de dues entrades de control, connectarem les variables b i c en aquestes entrades. La funció ha de valdre 1 quan $[b, c] = [0, 0]$ o $[b, c] = [1, 1]$, i 0 en cas contrari.





Exercici 2 [25%]

Donat el circuit lògic combinacional següent:




on el contingut de la memòria ROM és:

@	$M[@]$
0	11
1	00
2	11
3	01
4	11
5	10
6	11
7	00

Ompliu la taula de veritat que especifica les sortides x , y , $z1$, $z2$ i $z3$ en funció de les entrades a , b , c i d . Calculeu prèviament els valors intermitjos ($i1 \dots i7$) indicats en el circuit i afegits a la taula de veritat següent:

Per omplir les columnes corresponents als diferents senyals ens serà còmode escriure les seves expressions lògiques sempre que sigui possible i còmode:



$$i1 = a \cdot b$$

$$i2 = (b \cdot c)'$$

$$i3 = a' + d$$

$$i4 = i1 \oplus i2$$

$$i5 = (i2 \cdot i3)'$$


$$x = i4 \cdot i5$$

$[i6, i7] = M[a, b, d]$; omplirem aquesta columna mirant el contingut de la ROM.

Per omplir la columna y ens serà més còmode mirar el valor d' $i6$ i $i7$ a cada fila, i donar a y el valor que hi ha a l'entrada de dades corresponent del multiplexor del circuit.

Per omplir les columnes $z3$, $z2$ i $z1$ observem que a les entrades del descodificador hi ha connectats els senyals a , b i c' (en aquest ordre de pes). Per a cada combinació d'aquestes entrades escriurem la codificació que dona el codificador a $[z3, z2, z1]$. Fixem-nos que a la primera meitat de la taula $[z3, z2, z1]$ valdrà $[a, b, c']$, i a la segona valdrà $[a, b, c]$, ja que les connexions entre el descodificador i el codificador connecten les sortides i entrades en les quals només varia el bit de menys pes de la seva numeració.

a	b	c	d	$i1$	$i2$	$i3$	$i4$	$i5$	x	$i6$	$i7$	y	$z3$	$z2$	$z1$
0	0	0	0	0	1	1	1	0	0	1	1	0	0	0	1
0	0	0	1	0	1	1	1	0	0	0	0	1	0	0	1
0	0	1	0	0	1	1	1	0	0	1	1	1	0	0	0
0	0	1	1	0	1	1	1	0	0	0	0	0	0	0	0
0	1	0	0	0	1	1	1	0	0	1	1	0	0	1	1
0	1	0	1	0	1	1	1	0	0	0	1	0	0	1	1
0	1	1	0	0	0	1	0	1	0	1	1	1	0	1	0
0	1	1	1	0	0	1	0	1	0	0	1	0	0	1	0
1	0	0	0	0	1	0	1	1	1	1	1	0	1	0	0
1	0	0	1	0	1	1	1	0	0	1	0	1	1	0	0
1	0	1	0	0	1	0	1	1	1	1	1	1	1	0	1
1	0	1	1	0	1	1	1	0	0	1	0	1	1	0	1
1	1	0	0	1	1	0	0	1	0	1	1	0	1	1	0
1	1	0	1	1	1	1	0	0	0	0	0	1	1	1	0
1	1	1	0	1	0	0	1	1	1	1	1	1	1	1	1
1	1	1	1	1	0	1	1	1	1	0	0	0	1	1	1



Exercici 3 [20%]


a) [10%] Donada la taula de veritat següent:

a	b	c	f1	f2
0	0	0	0	0
0	0	1	1	0
0	1	0	0	1
0	1	1	1	0
1	0	0	1	1
1	0	1	0	1
1	1	0	1	1
1	1	1	0	0


Completeu el cronograma següent.

NOTA: Teniu disponible l'exercici a VerilCHART.


Per omplir el cronograma mireu quina combinació es dona en les variables *a*, *b* i *c* en cada moment i busquem, a la taula de veritat, quant val cada funció per a aquesta combinació.



b) [10%] Donat el cronograma següent:



Ompliu la taula de veritat següent.




En aquest cas, podem observar quina combinació de les variables es dóna al cronograma en cada moment, i posem a la fila corresponent de la taula de veritat el valor que tingui g en aquest mateix moment.

x	y	z	g
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Exercici 4 [30%]

Es vol dissenyar un circuit lògic combinacional anomenat $X5Y$, amb una entrada X de 4 bits, una entrada Y de 2 bits, i una sortida Z d'amplada desconeguda, d'acord amb l'estructura següent:



El circuit ha de realitzar la multiplicació d' $X \cdot 5 \cdot Y$ i treure el resultat per Z , assumint que tots els valors representen nombres binaris naturals. Es demana:

- a) [5%] Quin és el valor màxim que pot tenir X ? Quin és el valor màxim que pot tenir el producte $X \cdot 5$? Indiqueu-los tots dos en decimal. Si anomenem $n1$ el nombre de bits que calen per representar $X \cdot 5$, quant val $n1$? Quin és el valor màxim que pot tenir el producte $X \cdot 5 \cdot Y$? Si anomenem $n2$ el nombre de bits que calen per representar aquest producte, quant val $n2$? Quina serà, doncs, l'amplada de la sortida Z ?


X és un nombre natural representat en base 2 i amb 4 bits. Per tant, el valor màxim que pot tenir és $2^4 - 1 = 15_{(10)}$.

Per tant, el valor màxim del producte $X \cdot 5$ és $75_{(10)}$.

Si $n1$ és el nombre de bits que calen per representar 75 en base 2, s'ha de complir que $2^{n1} - 1 \geq 75$. El mínim valor d' $n1$ que ho compleix és $n1 = 7$ bits.

El senyal Y és de 2 bits, i per tant Y pot valdre $[0, 3]$. Així, el producte $X \cdot 5 \cdot Y$ serà dins de l'interval $[0, 75 \cdot 3]$. És a dir, el valor màxim que pot prendre $X \cdot 5 \cdot Y$ és $225_{(10)}$.

Si $n2$ és el nombre de bits que calen per representar 225 en base 2, s'ha de complir que $2^{n2} - 1 \geq 225$. El mínim valor d' $n2$ que ho compleix és $n2 = 8$ bits.



Així doncs, el bus de sortida del circuit X5Y ha de tenir **8 bits**.

- b) **[10%]** Es vol implementar la part del circuit que calcula el producte $X \cdot 5$ usant únicament una memòria ROM amb 4 bits d'adreces i els bits de dades que siguin necessaris. Indiqueu quants són. Indiqueu el contingut complet de la memòria ROM en decimal i en binari, i empaqueteu cada mot en hexadecimal.

NOTA: En aquest apartat no fa falta que dibuixeu el circuit corresponent a la implementació.

Podem connectar X a l'entrada d'adreces de la ROM, i aleshores la sortida de la ROM ens pot donar $X \cdot 5$, fent que $M[i] = i \cdot 5$. Els mots de la ROM, doncs, hauran de ser de **$n1 = 7$ bits**, tal com hem vist a l'apartat anterior.


El contingut de la ROM és el següent. Per obtenir les representacions en binari podem aplicar el mètode de la divisió entera a cada valor decimal, o bé sumar 101_2 a cada representació binària per obtenir la següent. L'empaquetament en hexadecimal s'obté agrupant els bits de 4 en 4 començant per la dreta:

@	M[@] en decimal	M[@] en binari	M[@] empaquetat en hexadecimal
0000	0	0000000	00h
0001	5	0000101	05h
0010	10	0001010	0Ah
0011	15	0001111	0Fh
0100	20	0010100	14h
0101	25	0011001	19h
0110	30	0011110	1Eh
0111	35	0100011	23h
1000	40	0101000	28h
1001	45	0101101	2Dh
1010	50	0110010	32h
1011	55	0110111	37h
1100	60	0111100	3Ch
1101	65	1000001	41h
1110	70	1000110	46h
1111	75	1001011	4Bh

- c) **[10%]** Implementeu un circuit que calculi el producte d'un nombre N de 7 bits per l'entrada Y de 2 bits. Anomenarem NY la sortida d'aquest circuit. Indiqueu l'amplada de tots els busos necessària per tal que mai no es produeixi sobreeximent.


NOTA 1: En aquest apartat NO es pot usar cap memòria ROM, però seria útil usar un multiplexor de busos.

NOTA 2: Teniu disponible l'exercici a VerilCIRC.




Com que els valors possibles d' Y són $[0..3]$, podem fer que Y controlï un multiplexor de 4 entrades de dades, posant a l'entrada i de dades del multiplexor el valor d' N multiplicat per i . És a dir, a les entrades de dades del multiplexor hi haurà d'haver, en ordre de menys a més pes, 0 , N , $2 \cdot N$ i $3 \cdot N$.


Podem obtenir $2 \cdot N$ desplaçant N un bit a l'esquerra mitjançant un decalador, i $3 \cdot N$ sumant $2 \cdot N + N$. Per tal que no es produeixi sobreiximent en desplaçar a l'esquerra cal afegir 1 bit a N , i per tal que no es produeixi sobreiximent en sumar $2 \cdot N + N$ cal afegir al resultat de la suma el transport de sortida. Per tant, la sortida d'aquest circuit ha de tenir $7+2 = 9$ bits.



- d) [5%] Implementeu el circuit $X5Y$ a partir dels dos circuits anteriors, especificant sempre l'amplada dels busos i el nombre de bits usats a cada bloc. Es valorarà l'ús mínim de bits en tots els components.
NOTA: Teniu disponible l'exercici a VerilUOC.

Si anomenem A el circuit que hem implementat a l'apartat b), i B el circuit que hem implementat a l'apartat c), connectant-los obtindríem el circuit el següent:





Ara bé, tal com hem vist a l'apartat a), el valor màxim a la sortida Z del circuit X5Y serà $225_{(10)}$, i n'hi ha prou amb 8 bits per representar-lo. A l'apartat c) hem implementat un circuit que multiplica un nombre qualsevol de 7 bits per Y, però, per construir el circuit X5Y, el que s'ha de multiplicar per Y no és un nombre qualsevol, sinó el nombre $X \cdot 5$. Per tant, el circuit B hauria de ser com el circuit de l'apartat c) però descartant-ne el bit de més pes (que sempre valdria 0), o més exactament: sense afegir el C_{out} del sumador a l'entrada 3 del multiplexor. Tots els seus busos seran doncs de 8 bits, igual que la sortida Z.

El circuit complet és el següent:

