

75.56220142PEC2Solucicentn.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



MÁSTER EN

Inteligencia Artificial & Data Management

MADRID

Formamos
talento para un futuro
Sostenible

saber más



El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.

milanuncios

75.562 • Fundamentos de Computadores • PEC2 • 2014-15 • Estudios de Informática Multimedia y Telecomunicaciones

PEC2 - Segunda prueba de evaluación continuada

Presentación

Después de conocer los sistemas de representación de la información, esta PEC se focaliza en los circuitos lógicos combinacionales. Las funciones lógicas nos permiten describir la funcionalidad de un circuito y mediante las puertas lógicas y los bloques combinacionales podemos implementarlas en un circuito. Todo esto, no se podría hacer sin conocer mecanismos de minimización, como mapas de Karnaugh, que nos permiten reducir las dimensiones del circuito a implementar.

Competencias

- Conocer y saber aplicar el álgebra de Boole para la manipulación de funciones lógicas.
- Tener nociones tecnológicas de los circuitos digitales y entender la relación entre los circuitos digitales y las funciones lógicas.
- Conocer y saber utilizar las puertas lógicas y los módulos combinacionales en el diseño de circuitos lógicos.

Objetivos

- Saber aplicar las operaciones básicas y los axiomas del algebra de Boole.
- Saber representar las funciones lógicas mediante tablas de verdad.
- Saber representar las funciones lógicas mediante expresiones algebraicas.
- Saber analizar un circuito combinacionales.
- Saber realizar un cronograma a partir de un circuito digital combinacional.
- Saber sintetizar una función a dos niveles.
- Saber diseñar un circuito combinacional sencillo a partir de los bloques combinacionales de los materiales.

Recursos

Los recursos que se recomienda utilizar para esta PEC son los siguientes:

Básicos: El módulo 3 de los materiales.

Complementarios: KeMap, VerilCIRC, VerilCHART y el Wiki de la asignatura.


Criterios de valoración

- Razonad la respuesta en todos los ejercicios. Las respuestas sin justificar no recibirán puntuación.
- La valoración está indicada en cada uno de los subapartados

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo



¡Mira por aquí!



Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado debéis dirigiros al consultor responsable de vuestra aula.
- Hay que entregar la solución en un fichero PDF utilizando una de las plantillas entregadas conjuntamente con este enunciado.
- Se debe entregar a través de la aplicación de **Entrega y registro de EC** del apartado Evaluación de vuestra aula.
- La fecha límite de entrega es el **8 de Abril** (a las 24 horas).

Descripción de la PEC a realizar

Solución

Ejercicio 1 [40%]

Resolved cada uno de los apartados según se pide.


- a) **[5%]** Se ha encontrado una bomba que tiene seis cables de colores alienados encima: los cables están ordenados de forma que la posición 0 es para el rojo, la 1 para el amarillo, la 2 para el blanco, la 3 para el verde, la 4 para el azul y la 5 para el negro. La bomba está activada y a punto para explotar porque tiene el cable negro cortado. Sabiendo que la bomba se desactiva cuando tiene tres o más cables cortados pero que explotará inmediatamente si se corta el cable blanco o algún cable cortado no tiene ningún cable vecino entero, ¿hay alguna posibilidad de desactivarla?

Dad la expresión lógica de la función de desactivación de la bomba. Usad $x_i = 0$ para indicar que el cable que ocupa la posición i se ha cortado y $x_i = 1$ para indicar que no se ha cortado. Así, $x_5 \cdot x_4 \cdot x_3 \cdot x_2 \cdot x_1 \cdot x_0$ significa que todos los cables, salvo el negro, hacen contacto y que la bomba está activada.

Para facilitar el análisis de las especificaciones que nos dan, podemos representar la información en una tabla como la siguiente:

Posición - color	5 - negro	4 - azul	3 - verde	2 - blanco	1 - amarillo	0 - rojo
variable	x_5	x_4	x_3	x_2	x_1	x_0
valor	0	1	0	1	1 / 0	0 / 1

En esta tabla el valor de la variable x_5 y x_2 los hemos escrito en negro porque son valores fijos, que no podemos cambiar. El cable negro, que corresponde a x_5 , ya está cortado, por lo tanto, es 0. El cable blanco, es decir x_2 , no lo podemos cortar si no queremos que explote. Por lo tanto, es 1.



Un cable cortado tiene que tener, como mínimo, un cable vecino entero. Por lo tanto, el cable azul no se puede cortar, porque el negro necesita un vecino entero. Esto quiere decir que x_4 tiene que ser 1. Por el mismo motivo, no podemos cortar al mismo tiempo el amarillo y el rojo. Podemos cortar uno de los dos, pero el otro no, es decir x_1 a 0 y x_0 a 1 o bien x_1 a 1 y x_0 a 0.

La opción de dejar ambos sin cortar no es válida porque como mínimo tiene que haber 3 cables cortados. Como el negro ya está cortado, faltan dos más. Uno tiene que ser el verde (porque no podemos tener amarillo y rojo cortados a la vez) y el otro tiene que ser o bien el amarillo o bien el rojo.

Con todo esto tenemos dos casos posibles para desactivar la bomba, que quedan recogidos en la expresión siguiente:

$$x_5' \cdot x_4 \cdot x_3' \cdot x_2 \cdot x_1' \cdot x_0 + x_5' \cdot x_4 \cdot x_3' \cdot x_2 \cdot x_1 \cdot x_0'$$

b) [10%] Simplificad la función

$$g(a,b,c,d,e,f) = a \cdot b + a \cdot c' + a \cdot b' + b \cdot c \cdot d + (b' + c') \cdot d + (d \cdot e + f) \cdot (e + f)$$

usando las propiedades y las leyes del álgebra de Boole.

Tomamos los términos $a \cdot b$ y $a \cdot b'$ que están sumados a la expresión de la función. Los podemos simplificar aplicando la propiedad distributiva: $a \cdot b + a \cdot b' = a \cdot (b + b') = a$ y por la propiedad de complementación, la suma $b + b'$ es 1.

$$g(a,b,c,d,e,f) = a + a \cdot c' + b \cdot c \cdot d + (b' + c') \cdot d + (d \cdot e + f) \cdot (e + f)$$

Por otro lado, el término $(b' + c')$ equivale a $(b \cdot c)'$ según la ley de De Morgan.

$$g(a,b,c,d,e,f) = a + a \cdot c' + b \cdot c \cdot d + (b \cdot c)' \cdot d + (d \cdot e + f) \cdot (e + f)$$

Además, podemos aplicar la propiedad distributiva al último término: $(d \cdot e + f) \cdot (e + f) = d \cdot e \cdot e + d \cdot e \cdot f + f \cdot e + f \cdot f$. Por idempotencia $f \cdot f = f$ y $e \cdot e = e$.

$$g(a,b,c,d,e,f) = a + a \cdot c' + b \cdot c \cdot d + (b \cdot c)' \cdot d + d \cdot e + d \cdot e \cdot f + f \cdot e + f$$

Ahora podemos aplicar la ley de absorción a $a + a \cdot c' = a$ y a $d \cdot e \cdot f + f \cdot e + f = f$.

$$g(a,b,c,d,e,f) = a + b \cdot c \cdot d + (b \cdot c)' \cdot d + d \cdot e + f$$

También podemos simplificar $b \cdot c \cdot d + (b \cdot c)' \cdot d$, por la propiedad distributiva y aplicando la complementación: $b \cdot c \cdot d + (b \cdot c)' \cdot d = d \cdot (b \cdot c + (b \cdot c)') = d$.

La función nos queda $g(a,b,c,d,e,f) = a + d + d \cdot e + f$

Ahora podemos aplicar la ley de absorción a $d + d \cdot e$. La función completamente simplificada es:

$$g(a,b,c,d,e,f) = a + d + f$$

El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.

milanuncios

75.562 • Fundamentos de Computadores • PEC2 • 2014-15 • Estudios de Informática Multimedia y Telecomunicaciones

Dada la tabla de verdad siguiente:

a	b	c	d	f_0
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

- c) [15%] Obtened la expresión en suma de productos mínima de la función f_0 mediante el método de Karnaugh, e implementadla con un circuito con puertas lógicas.

NOTA: Tenéis disponible el ejercicio en VerilCIRC y en KeMAP para verificarlo. En cuanto al mapa de Karnaugh, para evitar un mal uso de KeMAP, en caso de que se hagan más de 5 intentos, la nota del ejercicio se reducirá al 50%. Os recomendamos hacer pruebas con KeMAP con otros ejercicios antes de hacer los de la PEC. En el caso de VerilCIRC para los circuitos, no hay limitación en el número de intentos.

El mapa de Karnaugh para la función f_0 es el siguiente:

ab \ cd	00	01	11	10
00	1	1	1	1
01	0	1	0	0
11	1	1	1	1
10	0	1	1	0



Y obtenemos la expresión mínima siguiente: $f_0 = a' \cdot b + b \cdot c + c' \cdot d' + c \cdot d$

El circuito que lo implementa con puertas lógicas es el siguiente:

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo



¡Mira por aquí!




- d) **[10%]** Implementad, usando sólo un multiplexor, la función f_1 definida en la tabla siguiente:


a	b	c	f_1
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

NOTA: Tenéis disponible el ejercicio en VerilCIRC para verificarlo. En este caso, no hay limitación en el número de intentos. Tened en cuenta que VerilCIRC no tiene en cuenta si utilizáis un multiplexor o no, sino que tiene en cuenta el comportamiento del circuito, es decir, que aunque VerilCIRC os diga que el circuito es correcto, si no utilizáis un multiplexor, el ejercicio no se evaluará como correcto.

La implementación de la función f_1 , que depende de 3 variables, se puede hacer de manera directa con un único multiplexor con 3 señales de control de la manera siguiente:




A 5x4 grid of 20 small images showing different parts of a cluttered room. The images are numbered 1 through 5 on the left side. The room contains a bicycle, a potted plant, a desk with a lamp, and various boxes and items. The labels A, B, C, and D are positioned at the top of the grid, corresponding to the columns.



Ejercicio 2 [30%]

Dado el circuito lógico combinacional siguiente:




Resolved cada uno de los apartados según se pide.

El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.

milanuncios

75.562 • Fundamentos de Computadores • PEC2 • 2014-15 • Estudios de Informática Multimedia y Telecomunicaciones

- a) [10%] Determinad el contenido de la ROM a partir del cronograma siguiente.



La dirección de la posición de la ROM que se accede se obtiene a partir de las señales b , c y d , en este orden y donde b es la señal de más peso. En el cronograma podremos ver el valor de la salida w , que corresponde al contenido de la posición de memoria que se accede en cada momento según el valor que toman las señales b , c y d :

bcd	@	$M[@]$
000	0	1
001	1	0
010	2	0
011	3	1
100	4	0
101	5	1
110	6	1
111	7	0

- b) [20%] Rellenad la tabla de verdad que especifica las salidas x , y y z en función de las entradas a , b , c y d . Calculad previamente los valores intermedios (g_4 , g_3 , g_2 , g_1 , h_3 , h_2 , h_1 , h_0) indicados en el circuito y añadidos a la tabla de verdad siguiente.


Para rellenar las columnas correspondientes a las diferentes señales nos será cómodo escribir sus expresiones lógicas:

$$\begin{aligned}
 g_2 &= d' + b \\
 g_1 &= (d' \cdot b)' = d + b' \\
 x &= (g_1 \cdot g_2)' = g_1' + g_2' \\
 h_3 &= c \\
 h_2 &= c \\
 h_1 &= c' \\
 h_0 &= c \\
 g_4 &= a \\
 g_3 &= b \cdot d
 \end{aligned}$$

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo




¡Mira por aquí!



Para rellenar la columna y miraremos qué señal de entrada seleccionan las señales de control g_4 y g_3 (en este orden de peso). En y tendremos el valor de la señal de entrada seleccionado.

En cuanto a la señal z , nos fijaremos en que tenemos un decodificador con las entradas a , b , c y d (en este orden de peso). La señal z es la suma lógica de las líneas de salida 7, 10, 11, 14 y 15. Es decir, z es 1 cuando tenemos un 1 a cualquiera de estas líneas de salida del decodificador.

a	b	c	d	g_2	g_1	x	h_3	h_2	h_1	h_0	g_4	g_3	y	z
0	0	0	0	1	1	0	0	0	1	0	0	0	0	0
0	0	0	1	0	1	1	0	0	1	0	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1	0	0	1	0
0	0	1	1	0	1	1	1	1	0	1	0	0	1	0
0	1	0	0	1	0	1	0	0	1	0	0	0	0	0
0	1	0	1	1	1	0	0	0	1	0	0	1	1	0
0	1	1	0	1	0	1	1	1	0	1	0	0	1	0
0	1	1	1	1	1	0	1	1	0	1	0	1	0	1
1	0	0	0	1	1	0	0	0	1	0	1	0	0	0
1	0	0	1	0	1	1	0	0	1	0	1	0	0	0
1	0	1	0	1	1	0	1	1	0	1	1	0	1	1
1	0	1	1	0	1	1	1	1	0	1	1	0	1	1
1	1	0	0	1	0	1	0	0	1	0	1	0	0	0
1	1	0	1	1	1	0	0	0	1	0	1	1	0	0
1	1	1	0	1	0	1	1	1	0	1	1	0	1	1
1	1	1	1	1	1	0	1	1	0	1	1	1	1	1




Ejercicio 3 [10%]

Dada la tabla de verdad siguiente:

a	b	c	d	f_2
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Completad el cronograma siguiente.




NOTA: Tenéis disponible el ejercicio en VerilCHART.

Para rellenar el cronograma miramos qué valor toma la función f_2 para cada combinación de valores que presentan las señales de entrada, es decir, las variables a , b , c y d de las que depende la función:

El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.


milanuncios

75.562 • Fundamentos de Computadores • PEC2 • 2014-15 • Estudios de Informática Multimedia y Telecomunicaciones



Ejercicio 4 [20%]

Se quiere diseñar un circuito lógico combinacional que sume o reste una unidad al número de entrada X , que es un dígito BCD, y que dé el resultado en módulo 7 en formato binario y sin signo. El circuito sumará una unidad si y es 0 y la restará, si y es 1.



Para hacer su función, el circuito debe hacer la suma o la resta de una unidad a X y calcular el resto de la división entera por 7 del resultado. Tened presente que el módulo 7 de -1 es 6. Se pide:


- a) [10%] Diseñad la parte que incrementa o decrementa en una unidad el número de entrada X usando los módulos combinacionales vistos en los materiales. Indicad el ancho de los buses y el formato del número resultante, que denominaremos K .

Para poder incrementar el valor de entrada podemos usar un sumador. Sólo habrá que poner a 1 la entrada c_{in} del sumador y tener como operandos el número de entrada X y el 0.

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo




¡Mira por aquí!



Ahora bien, también debe poder decrementar. Podemos usar el mismo sumador, pero cambiando los operandos, que tendrán que ser X y -1 , manteniendo c_{in} a 0. Para poder trabajar con el valor -1 usaremos un formato de Ca2. Al ser un dígito BCD, los valores que puede tomar X van del 0 al 9, en decimal. Los valores que obtendremos a la salida del sumador irán del -1 (en caso de decrementar el valor 0 de entrada) al $+10$ (en caso de incrementar el valor 9 de entrada). En Ca2 necesitaremos 5 bits para representar este rango de valores.

El circuito siguiente muestra la implementación, usando el valor de y para obtener el valor $+1$ en caso de incrementar (haciendo llegar y' a la entrada c_{in} del sumador) y el valor -1 en caso de decrementar (consiguiendo el valor 11111, que en Ca2 es -1 también a partir de y):





- b) [10%] Implementad la parte del circuito que calcula el resto de la división de K por 7 con una ROM. Indicad el ancho de los buses, en especial, el valor de n , que es el ancho del bus de salida Z y el contenido de la ROM.

NOTA: Tenéis disponible el ejercicio en VeriCIRC.

La implementación con una ROM de esta parte es directa, usando la señal K como la dirección de acceso a la ROM. K es una señal de 5 bits, por lo cual la ROM tendrá 32 posiciones y la salida será de 3 bits, dado que siempre será un valor entre 0 y 6. Por lo tanto, usaremos una ROM de 32 palabras de 3 bits.

K puede tener los valores del 00000_2 al 01010_2 (en decimal del 0 al 10) y también el 11111_2 (31 en decimal, que corresponde a la codificación de -1 en Ca2 y 5 bits). En cambio, los valores del 01011_2 al 11110_2 no se pueden dar nunca. Es por eso que las posiciones que corresponden a estas direcciones las dejaremos a cero.

El circuito y el contenido de la ROM son los siguientes:



@	ROM[@]	@	ROM[@]	@	ROM[@]	@	ROM[@]
0	000	8	001	16	000	24	000
1	001	9	010	17	000	25	000
2	010	10	011	18	000	26	000
3	011	11	000	19	000	27	000
4	100	12	000	20	000	28	000
5	101	13	000	21	000	29	000
6	110	14	000	22	000	30	000
7	000	15	000	23	000	31	110